-
公开(公告)号:CN114879794A
公开(公告)日:2022-08-09
申请号:CN202210577194.6
申请日:2022-05-25
Applicant: 西安微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种用于LDO频率补偿的片内电容实现电路及LDO电路,包括第一启动电路模块;第一启动电路模块的输出端与第一电流比例增大电路模块的输入端相连,第二启动电路的输出端与第二电流比例增大模块的输入端相连;电容C0的负极与第一电流比例增大电路模块的输入端相连,电容C0的正极与第二电流比例增大电路模块的输出端相连;第二电流比例增大电路模块的输入端还与第一电流比例增大电路模块的输出端相连;第一电流比例增大电路模块的输出端还与第二启动电路模块的输入端相连;本发明实现了片内电容面积不变而等效容值增大,有效减小了LDO芯片面积;所述实现电路结构简单,占用芯片面积小,易于在各种CMOS工艺上移植。
-
公开(公告)号:CN114879803B
公开(公告)日:2023-07-04
申请号:CN202210571087.2
申请日:2022-05-24
Applicant: 西安微电子技术研究所
IPC: G05F1/573
Abstract: 本发明公开了一种LDO的限流保护电路结构,属于集成电路技术领域,解决了现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时,限流保护精度严重恶化、功耗电流较大的技术问题。包括LDO反馈控制环路和限流保护电路结构;所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻;所述限流保护电路结构同时采样LDO的功率管栅极的控制电压Vg与LDO的功率管漏极的输出电压VO,随后将控制电压Vg与输出电压VO对比产生的限流控制电压VIL与输出电压叠加,通过限流保护结构同时采样功率管控制信号与输出电压,电流采样精度更高,限制电流精度更高。
-
公开(公告)号:CN115225081A
公开(公告)日:2022-10-21
申请号:CN202210885809.1
申请日:2022-07-26
Applicant: 西安微电子技术研究所
IPC: H03K21/38
Abstract: 本发明公开了一种复位脉宽可调的Timer电路及驱动器,基于CMOS工艺技术实现复位脉宽可调的有效方法,复位脉宽可调的Timer电路包括实现脉宽可调的状态指示模块、电流源模块、充放电模块和比较器模块,源极电压比较电路可以有效地让复位信号脉冲结束时间完全由Timer的比较电压与阈值的比较结果来决定,从而实现了Reset复位信号脉冲宽度可调,极大地提升了Timer计时和重置的精度,从而解决了由于传统Timer结构使用固定脉宽的Reset复位信号导致Timer在计时周期积累后可能出现误关停和异常情况漏检测的问题,提高了隔离型DC/DC电源中同步整流驱动器的可靠性和稳定性。
-
公开(公告)号:CN114879794B
公开(公告)日:2023-07-07
申请号:CN202210577194.6
申请日:2022-05-25
Applicant: 西安微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种用于LDO频率补偿的片内电容实现电路及LDO电路,包括第一启动电路模块;第一启动电路模块的输出端与第一电流比例增大电路模块的输入端相连,第二启动电路的输出端与第二电流比例增大模块的输入端相连;电容C0的负极与第一电流比例增大电路模块的输入端相连,电容C0的正极与第二电流比例增大电路模块的输出端相连;第二电流比例增大电路模块的输入端还与第一电流比例增大电路模块的输出端相连;第一电流比例增大电路模块的输出端还与第二启动电路模块的输入端相连;本发明实现了片内电容面积不变而等效容值增大,有效减小了LDO芯片面积;所述实现电路结构简单,占用芯片面积小,易于在各种CMOS工艺上移植。
-
公开(公告)号:CN116301154A
公开(公告)日:2023-06-23
申请号:CN202310182351.8
申请日:2023-02-28
Applicant: 西安微电子技术研究所
IPC: G05F1/56 , H03K19/003
Abstract: 本发明一种抗γ瞬时辐照效应的LDO电路拓扑结构,包括电压基准、误差放大器、输出驱动电路、PMOS功率调整管P1、NMOS晶体管N1和反馈电阻;电压基准与误差放大器反相端连接,误差放大器的输出端与输出驱动电路的输入端连接,输出驱动电路的输出端与PMOS功率调整管P1栅极连接,PMOS功率调整管P1源极与输入节点VIN连接,PMOS功率调整管P1漏极与输出节点VOUT连接,NMOS晶体管N1栅极与输入节点VIN连接,NMOS晶体管N1漏极与输出节点VOUT连接,NMOS晶体管N1源极通过反馈电阻与误差放大器正相端连接。本发明能减少LDO输出电压在经受γ瞬时辐照时的扰动幅度和辐照后输出电压恢复时间。
-
公开(公告)号:CN114710149A
公开(公告)日:2022-07-05
申请号:CN202210433149.3
申请日:2022-04-22
Applicant: 西安微电子技术研究所
IPC: H03K19/0944 , H03L7/087
Abstract: 本发明属于电路设计领域,具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器,包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调,满足不同供电电压和输入信号的需要,同时可以解决逻辑错误,完全实现高电平采样和低电平保持的功能,为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。
-
-
-
-
-