-
公开(公告)号：CN114879803A
公开(公告)日：2022-08-09
申请号：CN202210571087.2
申请日：2022-05-24
Applicant: 西安微电子技术研究所
IPC: G05F1/573
Abstract: 本发明公开了一种LDO的限流保护电路结构，属于集成电路技术领域，解决了现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；所述限流保护电路结构同时采样LDO的功率管栅极的控制电压Vg与LDO的功率管漏极的输出电压VO，随后将控制电压Vg与输出电压VO对比产生的限流控制电压VIL与输出电压叠加，通过限流保护结构同时采样功率管控制信号与输出电压，电流采样精度更高，限制电流精度更高。
-
公开(公告)号：CN108334154B
公开(公告)日：2020-08-11
申请号：CN201810187298.X
申请日：2018-03-07
Applicant: 西安微电子技术研究所
IPC: G05F3/26
Abstract: 本发明公开一种由低值基准生成高值基准的电路结构，包括PMOS晶体管MP1和MP2，NMOS晶体管MN1和MN2，电阻R1；PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出高值基准电压Vref1；NMOS晶体管MN1源极接地，漏极与栅极连接且与NMOS晶体管MN2栅极连接；NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0。实现低温漂、高精度的具有较高基准电压的高值基准Vref1＝Vref0+ΔV。
-
公开(公告)号：CN108415506A
公开(公告)日：2018-08-17
申请号：CN201810169099.6
申请日：2018-02-28
Applicant: 西安微电子技术研究所
IPC: G05F3/26
Abstract: 本发明公开一种抗γ瞬时电离剂量率辐射的LDO电路，包括误差放大器、输出驱动电路、反馈放大电路、输出调整管和采样电阻模块；误差放大器输出端经输出驱动电路连接输出调整管的驱动端；反相端连接基准电压源产生的参考电压；输出调整管的输入端连接输入电压，输出端输出输出电压；输出端经接地的采样电阻模块连接误差放大器的正相端，形成第一反馈环路；输出端经反馈放大电路连接输出驱动电路，形成第二反馈环路。能够有效减少LDO的输出电压在辐照瞬间发生扰动恢复时间。增强LDO电路对瞬时辐射引起输出电压变化的响应速度，提高LDO电路抗γ瞬时电离剂量率辐射能力；可以应用于任何LDO电路的抗瞬时辐射效应的加固设计。
-
公开(公告)号：CN114879803B
公开(公告)日：2023-07-04
申请号：CN202210571087.2
申请日：2022-05-24
Applicant: 西安微电子技术研究所
IPC: G05F1/573
Abstract: 本发明公开了一种LDO的限流保护电路结构，属于集成电路技术领域，解决了现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；所述限流保护电路结构同时采样LDO的功率管栅极的控制电压Vg与LDO的功率管漏极的输出电压VO，随后将控制电压Vg与输出电压VO对比产生的限流控制电压VIL与输出电压叠加，通过限流保护结构同时采样功率管控制信号与输出电压，电流采样精度更高，限制电流精度更高。
-
Patent Agency Ranking
公开(公告)号：CN116301154A
公开(公告)日：2023-06-23
申请号：CN202310182351.8
申请日：2023-02-28
Applicant: 西安微电子技术研究所
IPC: G05F1/56 , H03K19/003
Abstract: 本发明一种抗γ瞬时辐照效应的LDO电路拓扑结构，包括电压基准、误差放大器、输出驱动电路、PMOS功率调整管P1、NMOS晶体管N1和反馈电阻；电压基准与误差放大器反相端连接，误差放大器的输出端与输出驱动电路的输入端连接，输出驱动电路的输出端与PMOS功率调整管P1栅极连接，PMOS功率调整管P1源极与输入节点VIN连接，PMOS功率调整管P1漏极与输出节点VOUT连接，NMOS晶体管N1栅极与输入节点VIN连接，NMOS晶体管N1漏极与输出节点VOUT连接，NMOS晶体管N1源极通过反馈电阻与误差放大器正相端连接。本发明能减少LDO输出电压在经受γ瞬时辐照时的扰动幅度和辐照后输出电压恢复时间。
-
公开(公告)号：CN108447901B
公开(公告)日：2021-03-23
申请号：CN201810168020.8
申请日：2018-02-28
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L29/423 , H01L29/06
Abstract: 本发明公开一种抗总剂量辐射PNP晶体管结构，包括p型衬底和设置在p型衬底内的n阱；p型衬底内设置与n阱间隔的第二p+区；n阱内分别间隔设置有第一p+区和n+注入区；第一p+区外环绕设置有环形多晶硅栅。本发明与常规CMOS工艺PNP晶体管相比较，由于采用了环形多晶硅环绕第一p+区，从而完全避免了现有技术中的厚场氧形成的p‑n+结，消除了总剂量辐射效应，从而使得采用本发明的CMOS带隙基准的抗总剂量辐照能力在50rad(Si)/s剂量率下可达300krad(Si)。
-
公开(公告)号：CN108447901A
公开(公告)日：2018-08-24
申请号：CN201810168020.8
申请日：2018-02-28
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L29/423 , H01L29/06
Abstract: 本发明公开一种抗总剂量辐射PNP晶体管结构，包括p型衬底和设置在p型衬底内的n阱；p型衬底内设置与n阱间隔的第二p+区；n阱内分别间隔设置有第一p+区和n+注入区；第一p+区外环绕设置有环形多晶硅栅。本发明与常规CMOS工艺PNP晶体管相比较，由于采用了环形多晶硅环绕第一p+区，从而完全避免了现有技术中的厚场氧形成的p-n+结，消除了总剂量辐射效应，从而使得采用本发明的CMOS带隙基准的抗总剂量辐照能力在50rad(Si)/s剂量率下可达300krad(Si)。
-
公开(公告)号：CN108415506B
公开(公告)日：2020-10-27
申请号：CN201810169099.6
申请日：2018-02-28
Applicant: 西安微电子技术研究所
IPC: G05F3/26
Abstract: 本发明公开一种抗γ瞬时电离剂量率辐射的LDO电路，包括误差放大器、输出驱动电路、反馈放大电路、输出调整管和采样电阻模块；误差放大器输出端经输出驱动电路连接输出调整管的驱动端；反相端连接基准电压源产生的参考电压；输出调整管的输入端连接输入电压，输出端输出输出电压；输出端经接地的采样电阻模块连接误差放大器的正相端，形成第一反馈环路；输出端经反馈放大电路连接输出驱动电路，形成第二反馈环路。能够有效减少LDO的输出电压在辐照瞬间发生扰动恢复时间。增强LDO电路对瞬时辐射引起输出电压变化的响应速度，提高LDO电路抗γ瞬时电离剂量率辐射能力；可以应用于任何LDO电路的抗瞬时辐射效应的加固设计。
-
公开(公告)号：CN108334154A
公开(公告)日：2018-07-27
申请号：CN201810187298.X
申请日：2018-03-07
Applicant: 西安微电子技术研究所
IPC: G05F3/26
Abstract: 本发明公开一种由低值基准生成高值基准的电路结构，包括PMOS晶体管MP1和MP2，NMOS晶体管MN1和MN2，电阻R1；PMOS晶体管MP1栅极连接偏置电压，源极连接电源电压，漏极连接NMOS晶体管MN1漏极；PMOS晶体管MP2栅极连接偏置电压，源极连接电源电压，漏极经电阻R1连接NMOS晶体管MN2漏极，且漏极输出高值基准电压Vref1；NMOS晶体管MN1源极接地，漏极与栅极连接且与NMOS晶体管MN2栅极连接；NMOS晶体管MN2源极接地，漏极连接低值基准电压Vref0。实现低温漂、高精度的具有较高基准电压的高值基准Vref1＝Vref0+ΔV。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
