公开(公告)号：CN113066720A

公开(公告)日：2021-07-02

申请号：CN202110296226.0

申请日：2021-03-19

Applicant: 珠海格力电器股份有限公司

Inventor： 林苡任 ,  史波 ,  陈道坤 ,  曾丹

IPC: H01L21/324 ,  H01L21/67

Abstract: 本发明涉及半导体领域，公开一种碳化硅衬底退火工艺及碳化硅衬底退火设备，一种碳化硅衬底退火工艺，具体包括：将双层掩蔽层放置于需退火的碳化硅衬底一侧，以遮蔽碳化硅衬底表面，且双层掩蔽层与碳化硅衬底之间的距离D满足：0μm＜D≤300μm；对碳化硅衬底进行退火处理。碳化硅衬底和双层掩蔽层之间的间距可以调整，进而达到改善碳化硅衬底表面粗糙度的目的。因此，碳化硅衬底退火结束后无需复杂的掩蔽层去除工艺，只需直接将双层掩蔽层拿走即可，从而在保证相同效果的情况下优化工艺来实现工艺成本的降低。

公开(公告)号：CN112652661A

公开(公告)日：2021-04-13

申请号：CN201910959540.5

申请日：2019-10-10

Applicant: 珠海格力电器股份有限公司

Inventor： 刘勇强 ,  曾丹 ,  敖利波 ,  薛勇 ,  张祎龙 ,  陈道坤 ,  史波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种晶体管及其制备方法，包括依次贴合连接的金属漏极、衬底和外延层以及嵌设于所述外延层的正面结构；所述外延层内设有金属夹层，所述正面结构从所述外延层的正面向内延伸至穿过所述金属夹层。通过在外延层内设置金属夹层，金属夹层作为杂质原子掺杂在外延层内，而且正面结构嵌设入外延层内后穿过金属夹层，因此杂质原子可以形成复合中心，复合中心使晶体管内的非平衡载流子的复合过程从传统的直接复合改变为间接复合，这样减少了载流子的复合时间，进而减小了晶体管的反向恢复时间。

公开(公告)号：CN112447679A

公开(公告)日：2021-03-05

申请号：CN201910818893.3

申请日：2019-08-30

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  史波 ,  刘勇强 ,  敖利波 ,  陈道坤 ,  肖婷

IPC: H01L23/64 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739

Abstract: 本申请涉及半导体技术领域，公开了一种功率半导体器件及其制作方法，功率半导体器件包括：栅极结构和多个元胞结构；栅极结构包括电阻区和接线区，接线区设有连接金属层，元胞结构的栅极与接线区的连接金属层电连接；电阻区包括电阻走线、和沿电阻走线的延伸方向分布的多个连接焊盘，每一个连接焊盘与电阻走线电连接，以将电阻走线分隔为相互串联的多段电阻。本申请公开的功率半导体器件，将外部电阻集成到栅极结构上，从而降低IGBT和MOSFET器件栅极的电压操控难度，提高精准性。

公开(公告)号：CN110534556B

公开(公告)日：2020-11-17

申请号：CN201910668260.9

申请日：2019-07-23

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  刘勇强 ,  史波 ,  肖婷 ,  敖利波 ,  陈道坤

IPC: H01L29/06 ,  H01L21/266 ,  G03F1/80

Abstract: 本发明涉及一种功率半导体器件、其终端结构、掩膜版和制备方法，所述功率半导体器件设有主结，所述终端结构包括终端区，所述终端区包括多个依次环绕于所述主结之外的场限环；所述场限环包括第一传导类型的半导体离子，在远离所述主结的方向上，多个所述场限环的第一传导类型的半导体离子的掺杂浓度依次递减。通过将多个场限环内的第一传导类型的半导体离子的浓度设计为沿远离所述主结的方向依次递减，可以使半导体器件的耐压更加稳定，而且整个终端结构所占的面积大大减小，提高了生产效率，避免了半导体材料的浪费；而且呈一定梯度的离子浓度变化，还有效缓解了电场集中现象，提高了功率器件的反向阻断能力。

公开(公告)号：CN111326590A

公开(公告)日：2020-06-23

申请号：CN202010101995.6

申请日：2020-02-19

Applicant: 珠海格力电器股份有限公司

Inventor： 林苡任 ,  史波 ,  陈道坤

IPC: H01L29/868 ,  H01L29/872 ,  H01L29/06 ,  H01L29/47 ,  H01L21/329

Abstract: 本公开提供了一种半导体装置及其制造方法，涉及半导体技术领域。所述半导体装置包括：衬底；在所述衬底上的第一半导体层；在所述第一半导体层中的掺杂区，所述掺杂区和所述第一半导体层具有不同的导电类型；在所述第一半导体层上的第二半导体层，所述第二半导体层的材料的禁带宽度大于所述第一半导体层的材料的禁带宽度；和在所述第二半导体层上且与所述第二半导体层之间形成肖特基接触的第一金属层。

公开(公告)号：CN110400776A

公开(公告)日：2019-11-01

申请号：CN201910589553.8

申请日：2019-07-02

Applicant: 珠海格力电器股份有限公司

Inventor： 陈道坤 ,  敖利波 ,  史波 ,  曾丹

IPC: H01L21/8234 ,  H01L21/768 ,  H01L23/538 ,  H01L27/06

Abstract: 本发明涉及电子芯片技术领域，公开一种功率芯片及其制备方法。在衬底的一侧表面形成沟道层和势垒层，通过隔离工艺形成一个SBD有源区和一个HEMT有源区；在势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，SBD阴极与HEMT源极通过第一金属层电连接，SBD阳极和HEMT栅极与阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；在芯片器件层上形成表面钝化介质层，并通过构图工艺在表面钝化介质层上形成过孔以露出阳极焊盘和阴极焊盘。本申请实施例可同时实现低开启电压和高反向耐压，降低封装难度，减小芯片寄生效应，提高电路工作效率。

公开(公告)号：CN113140639B

公开(公告)日：2025-02-21

申请号：CN202010059519.2

申请日：2020-01-19

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 陈道坤 ,  史波 ,  曾丹 ,  敖利波

IPC: H10D8/60 ,  H10D8/01 ,  H10D62/83

Abstract: 本发明涉及半导体技术领域，公开一种碳化硅功率二极管及其制作方法，包括：碳化硅衬底；形成于碳化硅衬底一侧的N型碳化硅外延层，N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区；有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区；N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度；场限环终端区包括多个间隔设置的P+区；形成于至少一个N型区的第一肖特基接触金属；形成于N型碳化硅外延层的阳极金属层，阳极金属层包括阳极金属和第二肖特基接触金属，第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒，用于降低碳化硅功率二极管的正向导通压降。

公开(公告)号：CN112768446B

公开(公告)日：2024-12-31

申请号：CN201910998781.0

申请日：2019-10-21

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 史波 ,  陈道坤 ,  曾丹 ,  敖利波 ,  肖婷

IPC: H01L27/06 ,  H01L21/8258

Abstract: 本发明涉及芯片技术领域，公开了一种集成芯片及其制备方法，该集成芯片，包括：晶圆层，晶圆层包括第一单晶硅层、第二单晶硅层以及中间的二氧化硅介质层，第一单晶硅层形成有第一芯片；还包括依次形成于第一单晶硅层上的第一介质层、第一金属部，第一金属部与对应的第一芯片的电连接部之间通过过孔电性连接；还包括依次形成于第二单晶硅层上的第二芯片器件层、第二介质层、第二金属部，第二芯片器件层形成第二芯片，第二金属部与对应的第二芯片的电连接部之间通过过孔电性连接；第二金属部通过过孔与对应的第一金属部电性连接。该集成芯片将相同或不同的多个芯片集成于晶圆的两侧，简化了芯片之间的连接且体积小。

公开(公告)号：CN113363330B

公开(公告)日：2023-08-11

申请号：CN202010151123.0

申请日：2020-03-05

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 林苡任 ,  陈道坤 ,  曾丹 ,  史波

IPC: H01L29/872 ,  H01L29/47 ,  H01L21/329

Abstract: 本发明公开了一种肖特基半导体器件及其制作方法，所述器件包括：位于衬底上的第一导电类型外延层，位于第一导电类型外延层中的第二导电类型增强区，位于第一导电类型外延层之上的纳米结构层，位于纳米结构层之上的肖特基金属。所述制作方法的步骤包括：在衬底上形成第一导电类型外延层，在第一导电类型外延层上形成第二导电类型增强区，在第一导电类型外延层之上形成纳米结构层，在纳米结构层之上制备肖特基金属。本发明通过在肖特基金属和外延层之间设置一层具有量子点结构的纳米结构层来调节能带宽度，并改变态密度的电性，从而提高了肖特基势垒。同时肖特基势垒高阻碍了载流子的反向流动，降低了肖特基半导体器件的反向漏电。

公开(公告)号：CN112701165A

公开(公告)日：2021-04-23

申请号：CN201911008459.5

申请日：2019-10-22

Applicant: 珠海格力电器股份有限公司

Inventor： 陈道坤 ,  史波 ,  曾丹 ,  敖利波

IPC: H01L29/872 ,  H01L21/04

Abstract: 本发明公开了一种碳化硅二极管的制备方法，包括如下步骤：在SiC衬底上外延SiC，形成SiC外延层；热氧化所述SiC外延层表面，形成SiO2层；在所述SiO2层上沉积掩膜层；刻蚀有源区掩膜层，暴露有源区离子注入区域；部分刻蚀JTE区掩膜层，暴露JTE区离子注入区域；离子注入，形成P掺杂的JTE区和P+掺杂的有源区。本发明通过一次离子注入同时制作SiC JBS有源区P+和JTE终端区，简化工艺，降低了制作难度，降低了成本。