一种二极管、功率模块及电子设备

    公开(公告)号:CN119521686A

    公开(公告)日:2025-02-25

    申请号:CN202411322869.8

    申请日:2024-09-23

    Abstract: 本申请提供了一种二极管、功率模块及电子设备,二极管包括基体层和设于基体层上的第一金属层和至少两个电阻;第一金属层包括第一金属电极和第二金属电极;第一金属电极用于形成二极管的第一连接端子;第二金属电极与至少一个电阻连接,用于形成二极管的第二连接端子。从而,在第一金属电极电连接构成的电路结构中,二极管的阻值为二极管的自身的内阻,在第二金属电极电连接构成的电路结构中,二极管的阻值为二极管自身的内阻与第二金属电极所连接的电阻的阻值之和,因此使得二极管可以具有至少两种不同的阻值档位,适用于至少两种阻值范围的电路结构,有助于扩大二极管的适用范围。

    一种封装结构及其制备方法

    公开(公告)号:CN110970375B

    公开(公告)日:2024-10-25

    申请号:CN201811149961.3

    申请日:2018-09-29

    Abstract: 本发明提供了一种封装结构及其制备方法,该封装结构包括一个芯片以及包裹在所述芯片上的封装层,为了提高芯片的散热效果,该封装结构还包括一个散热结构,并且在设置该散热结构时,该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来,提高芯片的散热效果。

    芯片封装结构及其制备方法

    公开(公告)号:CN113053847B

    公开(公告)日:2023-06-20

    申请号:CN201911363520.8

    申请日:2019-12-26

    Inventor: 吴佳蒙 史波 肖婷

    Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括:三维引线框架(100),具有中空内腔(A),所述中空内腔(A)包括多个安装平面(110),所述多个安装平面(110)中的至少两个的外法线的方向不同;多个芯片(200),分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上;和塑封料(300),至少部分地包封在所述三维引线框架(100)的外部;其中,所述三维引线框架(100)具有多个管脚(130),与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积,增加空间利用率。

    芯片的封装方法和封装结构
    15.
    发明公开

    公开(公告)号:CN115132596A

    公开(公告)日:2022-09-30

    申请号:CN202210781089.4

    申请日:2022-07-04

    Abstract: 本申请提供了一种芯片的封装方法和封装结构。该方法包括:提供基底,基底包括衬底、芯片结构以及金属层,其中,芯片结构位于衬底第一表面上,金属层位于衬底的第二表面上,第一表面与第二表面相对;在金属层远离衬底的表面上形成第一导电胶层,得到目标晶圆;对目标晶圆进行切割以及封装。该方法通过在衬底第二表面的金属层上形成第一导电胶层,可以增加目标晶圆的厚度,减小金属层的应力,因此,降低晶圆因太薄切割裂片的风险以及运输时容易碎片的风险,进而解决了现有技术中晶圆切割和运输过程中容易出现裂片或碎片的问题。

    芯片封装结构及其制备方法

    公开(公告)号:CN113053847A

    公开(公告)日:2021-06-29

    申请号:CN201911363520.8

    申请日:2019-12-26

    Inventor: 吴佳蒙 史波 肖婷

    Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括:三维引线框架(100),具有中空内腔(A),所述中空内腔(A)包括多个安装平面(110),所述多个安装平面(110)中的至少两个的外法线的方向不同;多个芯片(200),分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上;和塑封料(300),至少部分地包封在所述三维引线框架(100)的外部;其中,所述三维引线框架(100)具有多个管脚(130),与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积,增加空间利用率。

    功率器件的制备方法及功率器件
    17.
    发明公开

    公开(公告)号:CN118943011A

    公开(公告)日:2024-11-12

    申请号:CN202410960983.7

    申请日:2024-07-17

    Abstract: 本申请公开了一种功率器件的制备方法及功率器件,所述方法包括:对晶圆中第一表面上的原始光刻胶层进行第一光刻处理,得到第一光刻胶层;基于第一光刻胶层中的第一图案,对第一光刻胶层和第一区域进行一次干刻处理,在晶圆的所述第一区域处形成第一沟槽;对一次干刻处理后的第一光刻胶层进行第二光刻处理,得到第二光刻胶层;基于第二光刻胶层中的第二图案,对第二光刻胶层、第二区域和第一沟槽进行二次干刻处理,得到第二沟槽;基于包含第二沟槽的晶圆,制备功率器件。本申请实施例可以通过二次干刻处理将晶圆中一次干刻处理形成的损伤层去除,提高了功率器件性能和可靠性。

    半导体封装结构及半导体封装方法

    公开(公告)号:CN115621205A

    公开(公告)日:2023-01-17

    申请号:CN202211311401.X

    申请日:2022-10-25

    Abstract: 本发明提供了一种半导体封装结构及半导体封装方法,半导体封装结构包括:封装壳,封装壳具有容纳腔和与容纳腔连通的散热口;框架部,框架部的一部分设置在容纳腔内,框架部的另一部分凸出于封装壳外;芯片结构,芯片结构位于在容纳腔内,芯片结构设置在框架部上;导热部,导热部的至少一部分穿设在散热口内并和框架部接触,导热部用于将芯片结构产生的热量导出。采用该方案,通过在封装壳上设置散热口,保证注塑的可靠性,进一步地,通过穿设在散热口内的导热部实现对容纳腔内芯片结构产生的热量的传递,使得容纳腔内的热量能够通过导热部从容纳腔内传出,保证半导体封装结构的散热效果和散热的可靠性。

Patent Agency Ranking