-
公开(公告)号：CN102347356B
公开(公告)日：2014-08-20
申请号：CN201110211992.9
申请日：2011-07-27
Applicant: 株式会社电装
IPC: H01L29/739 , H01L29/78 , H01L29/10 , H01L29/40 , H01L29/423 , H01L29/49
CPC classification number: H01L29/7813 , H01L27/0629 , H01L27/0635 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/407 , H01L29/4236 , H01L29/42368 , H01L29/4238 , H01L29/4983 , H01L29/66734 , H01L29/7391 , H01L29/7393 , H01L29/7397 , H01L29/7398 , H01L29/7805 , H01L29/7819 , H01L29/7825 , H01L29/7831 , H01L29/861 , H01L2924/0002 , H02M7/003 , H01L2924/00
Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。
-
公开(公告)号：CN100565801C
公开(公告)日：2009-12-02
申请号：CN200510060074.5
申请日：2005-03-31
Applicant: 株式会社电装 , 三菱住友硅晶株式会社
CPC classification number: H01L29/0634
Abstract: 一种半导体器件的制造方法包括以下步骤：在半导体衬底(1、30、60)中形成沟槽(4、31、61)；并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78)，从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件：将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。
-
公开(公告)号：CN100555573C
公开(公告)日：2009-10-28
申请号：CN200610137580.4
申请日：2006-09-29
IPC: H01L21/205
CPC classification number: C30B25/165 , H01L21/02381 , H01L21/0243 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L29/0634
Abstract: 在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底(13)的表面上生长外延层(11)的步骤，在该外延层(11)中形成沟渠(14)的步骤，和用外延膜(12)填充沟渠(14)的内部的步骤，其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体，当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时，在当沟渠的纵横比小于10的情况下，满足表达式Y＜0.2X+0.10，在沟渠的纵横比在10和小于20之间的情况下，满足表达式Y＜0.2X+0.05，在沟渠的纵横比是20或者更大的情况下，满足表达式Y＜0.2X。
-
公开(公告)号：CN101465370A
公开(公告)日：2009-06-24
申请号：CN200810185653.6
申请日：2008-12-17
Applicant: 株式会社电装
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/66734
Abstract: 一种半导体器件，包括：第一半导体层(1)；具有第一和第二柱层(11a－18a，11b－18b)的PN柱层(11－18)；以及第二半导体层(3)。第一和第二柱层中的每一个都包括沿水平方向交替设置的第一和第二柱(21n，21p)。第一和第二柱层分别具有通过在预定深度从第一柱中的杂质量减去第二柱中的杂质量定义的第一和第二杂质量差异。第一杂质量差异为恒定的正值。第二杂质量差异为恒定的负值。
-
公开(公告)号：CN104157648B
公开(公告)日：2017-05-17
申请号：CN201410381254.2
申请日：2011-07-27
Applicant: 株式会社电装
Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。
-
Patent Agency Ranking
公开(公告)号：CN102332470B
公开(公告)日：2014-05-07
申请号：CN201110197338.7
申请日：2011-07-12
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/66734 , H01L29/7811
Abstract: 一种半导体器件，包括：衬底(10)；在所述衬底上的多个第一和第二导电类型区域(20，30)，以用于提供超结结构；位于所述超结结构上的沟道层(40)；所述沟道层中的第一导电类型层(51)；所述沟道层中的接触第二导电类型区域(52)；经由栅极绝缘膜(62)位于所述沟道层(40)上的栅极电极(63)；所述沟道层上的表面电极(70)；位于与所述超结结构相对的所述衬底上的背侧电极(90)；以及掩埋第二导电类型区域(53)。所述掩埋第二导电类型区域设置在相应的第二导电类型区域中，突出至所述沟道层中并且与所述接触第二导电类型区域接触。所述掩埋第二导电类型区域的杂质浓度高于所述沟道层的杂质浓度，并且在所述相应的第二导电类型区域中的位置处具有最大杂质浓度。
-
公开(公告)号：CN101431076B
公开(公告)日：2012-07-04
申请号：CN200810170455.2
申请日：2008-11-06
Applicant: 株式会社电装
IPC: H01L27/088 , H01L27/092 , H01L29/78 , H01L29/06 , H01L21/8234 , H01L21/8238 , H01L21/336 , H01L21/76
Abstract: 公开了一种半导体设备。所述半导体设备包括具有彼此相对的第一表面(10a)和第二表面(10b)的半导体衬底(10)。所述半导体设备还包括其中每一个都具有一对分别位于半导体衬底(10)的第一和第二表面(10a，10b)上的电极(18a，18b，21，21a，21b)的多个双-面电极元件(50，50a，50b)。电流在所述第一和第二电极(18a，18b，21，21a，21b)之间流动。每一双-面电极元件(50，50a，50b)具有位于所述半导体衬底(10)内的PN柱形区域(13)。所述半导体设备还包括包围所述多个双-面电极元件(50，50a，50b)中的每一个的绝缘沟槽(30)，所述绝缘沟槽(30)使所述多个双-面电极元件(50，50a，50b)相互绝缘并隔离。
-
公开(公告)号：CN102347356A
公开(公告)日：2012-02-08
申请号：CN201110211992.9
申请日：2011-07-27
Applicant: 株式会社电装
IPC: H01L29/739 , H01L29/78 , H01L29/861 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H02M7/5387
CPC classification number: H01L29/7813 , H01L27/0629 , H01L27/0635 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/407 , H01L29/4236 , H01L29/42368 , H01L29/4238 , H01L29/4983 , H01L29/66734 , H01L29/7391 , H01L29/7393 , H01L29/7397 , H01L29/7398 , H01L29/7805 , H01L29/7819 , H01L29/7825 , H01L29/7831 , H01L29/861 , H01L2924/0002 , H02M7/003 , H01L2924/00
Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。
-
公开(公告)号：CN102332470A
公开(公告)日：2012-01-25
申请号：CN201110197338.7
申请日：2011-07-12
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/66734 , H01L29/7811
Abstract: 一种半导体器件，包括：衬底(10)；在所述衬底上的多个第一和第二导电类型区域(20，30)，以用于提供超结结构；位于所述超结结构上的沟道层(40)；所述沟道层中的第一导电类型层(51)；所述沟道层中的接触第二导电类型区域(52)；经由栅极绝缘膜(62)位于所述沟道层(40)上的栅极电极(63)；所述沟道层上的表面电极(70)；位于与所述超结结构相对的所述衬底上的背侧电极(90)；以及掩埋第二导电类型区域(53)。所述掩埋第二导电类型区域设置在相应的第二导电类型区域中，突出至所述沟道层中并且与所述接触第二导电类型区域接触。所述掩埋第二导电类型区域的杂质浓度高于所述沟道层的杂质浓度，并且在所述相应的第二导电类型区域中的位置处具有最大杂质浓度。
-
公开(公告)号：CN101465370B
公开(公告)日：2010-08-18
申请号：CN200810185653.6
申请日：2008-12-17
Applicant: 株式会社电装
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/66734
Abstract: 一种半导体器件，包括：第一半导体层(1)；具有第一和第二柱层(11a-18a，11b-18b)的PN柱层(11-18)；以及第二半导体层(3)。第一和第二柱层中的每一个都包括沿水平方向交替设置的第一和第二柱(21n，21p)。第一和第二柱层分别具有通过在预定深度从第一柱中的杂质量减去第二柱中的杂质量定义的第一和第二杂质量差异。第一杂质量差异为恒定的正值。第二杂质量差异为恒定的负值。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.024 seconds)
