-
公开(公告)号：CN100557704C
公开(公告)日：2009-11-04
申请号：CN200510097060.0
申请日：2005-12-30
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C5/147 , G11C8/08 , G11C13/0028 , G11C2213/79
Abstract: 本发明提供了一种半导体装置，为提高相变元件的可靠性，必须使无用的电流不流过元件。该半导体装置具有通过利用所施加的温度使状态变化来存储信息的存储器单元和输入输出电路，在通电时，在电源电路上升之前断开字线。根据本发明，可以防止无用的电流流过元件，从而可防止数据的破坏。
-
公开(公告)号：CN100533596C
公开(公告)日：2009-08-26
申请号：CN200510009302.6
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
公开(公告)号：CN101232020A
公开(公告)日：2008-07-30
申请号：CN200710186823.8
申请日：2007-11-22
Applicant: 株式会社瑞萨科技
IPC: H01L27/092 , H01L23/522 , H03K17/687
CPC classification number: H03K19/0008 , H03K2217/0018
Abstract: 本发明提供一种半导体集成电路，采用可实现高制造成品率的有源模式下的偏压技术，并减少在有源模式下的信号处理的动作功耗和信号延迟量的变动。用与CMOS电路(STC1)、(STC2)、(STC3)的PMOS、NMOS相同的制造工艺制造附加电容电路(CC1)的附加PMOS(Qp4)、附加NMOS(Qn4)。在电源布线(Vdd_M)与N阱(N_Well)之间连接附加PMOS(Qp4)的栅极电容，在接地布线(Vss_M)与P阱(P_Well)之间连接附加NMOS(Qn4)的栅极电容。电源布线(Vdd_M)的噪声通过栅极电容(Cqp04)而传递到N阱(N_Well)，接地布线(Vss_M)的噪声通过栅极电容(Cqn04)而传递到P阱(P_Well)。能够降低CMOS电路(STC1)、(STC2)、(STC3)的PMOS、NMOS的源极阱之间的衬底偏压的噪声变动。
-
公开(公告)号：CN1658328A
公开(公告)日：2005-08-24
申请号：CN200510009302.6
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
公开(公告)号：CN101587746A
公开(公告)日：2009-11-25
申请号：CN200910151383.1
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
IPC: G11C16/02
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
Patent Agency Ranking
公开(公告)号：CN101546758A
公开(公告)日：2009-09-30
申请号：CN200910005796.9
申请日：2009-02-12
Applicant: 株式会社瑞萨科技
Abstract: 本发明提供一种半导体器件和半导体集成电路。在具有被层叠且可相互进行无线电通信的一对半导体集成电路的半导体器件中，上述半导体集成电路包括：发送电路，其能够通过无线电发送用于规定发送定时的时钟信号和发送数据，并且调整基于无线电的发送定时；接收电路，其能够与通过无线电接收到的时钟信号同步接收数据，并调整基于无线电的接收定时；控制电路，其根据响应从上述发送电路发送来的数据而从其他半导体集成电路返回并由上述接收电路接收到的数据的正确与否，进行上述发送电路和接收电路的定时调整。能缩小用于调整进行了层叠的半导体集成电路间的近距离通信中的通信定时的电路的规模，能高精度地调整通信定时。
-
公开(公告)号：CN101471652A
公开(公告)日：2009-07-01
申请号：CN200810184445.4
申请日：2008-12-24
Applicant: 株式会社瑞萨科技
IPC: H03K19/00
CPC classification number: H03K19/0016
Abstract: 本发明提供一种在装载了多个功能块的SoC中适用于基于向量输入的漏电流削减方法的扫描链结构及其控制方法。该半导体集成电路器件包括具有多个功能块的多个电源块(Area1～AreaN)、能够对电源块提供工作用电源的电源开关(PSW1～PSWN)、对每个电源块设置的扫描链、对扫描链提供能够转变为低漏电状态的向量的存储部(VEC)，通过将扫描链改为仅连接非工作的功能块，而能在短时间内转变为低漏电状态。
-
公开(公告)号：CN100508068C
公开(公告)日：2009-07-01
申请号：CN200310123189.5
申请日：2003-12-23
Applicant: 株式会社瑞萨科技
IPC: G11C11/412 , G11C11/413 , H01L27/11
CPC classification number: G11C11/417 , G11C5/14 , G11C5/148
Abstract: 本发明提供一种半导体存储器件，解决为了在低电压下使SRAM电路工作，构成的晶体管的阈值电压下降时，由于晶体管的漏电流增加，存在存储数据的同时不工作的状态下的功耗增加的问题。在配置了多个由驱动MOSFET、传输OSFET和负载元件构成的静态型存储单元的存储单元阵列中，包括：进行控制的开关，在存储单元工作时，对与驱动MOSFET的源电极连接的源线和接地电位线进行连接，在存储单元的待机时，为非连接；及源电位控制电路，连接在源线与接地电位之间；在存储单元待机时，利用源电位控制电路，将源电位设定成接地电位和电源电位之间的中间电位；源电位控制电路包括漏电极和栅电极连接在源线上、源电极连接在接地电位线上的n沟道型MOSFET。
-
公开(公告)号：CN101201388A
公开(公告)日：2008-06-18
申请号：CN200710199829.9
申请日：2007-12-13
Applicant: 株式会社瑞萨科技
Abstract: 本发明提供一种片内电流测量方法和半导体集成电路，用于测量芯片在正常工作状态下的电路块的电流。该半导体集成电路包括：具有预定功能的电路块(C1)；能对上述电路块提供工作用电源的电源开关(PSW1)；以及根据上述电源开关被接通状态下的电源开关的端子间电压和电源开关的导通电阻，算出流入上述电路块的电流的电流测量电路(100)。根据上述电源开关被接通状态下的上述电源开关的端子间电压和上述电源开关的导通电阻，算出流入上述电路块的电流，从而能够测量芯片在正常工作状态下的电路块的电流。
-
公开(公告)号：CN1832029A
公开(公告)日：2006-09-13
申请号：CN200510097060.0
申请日：2005-12-30
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C5/147 , G11C8/08 , G11C13/0028 , G11C2213/79
Abstract: 本发明提供了一种半导体装置，为提高相变元件的可靠性，必须使无用的电流不流过元件。该半导体装置具有通过利用所施加的温度使状态变化来存储信息的存储器单元和输入输出电路，在通电时，在电源电路上升之前断开字线。根据本发明，可以防止无用的电流流过元件，从而可防止数据的破坏。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.025 seconds)
