-
公开(公告)号：CN1283308A
公开(公告)日：2001-02-07
申请号：CN98812670.2
申请日：1998-12-21
Applicant: 株式会社日立制作所
CPC classification number: H01L27/0207 , G11C5/14 , G11C5/146 , G11C5/147 , H01L27/0928 , H01L27/11807 , H01L2924/0002 , H03K19/0016 , H01L2924/00
Abstract: 为了提供在保持其高质量的同时,能够满足快速工作和低功耗特性的半导体IC装置,例如微处理器等,本发明的半导体IC装置构成为包括:具有形成于半导体衬底上的各晶体管的主电路(LOG),用于控制将加于衬底上的电压的衬底偏置控制电路(VBC),所说主电路包括开关晶体管(MN1和MP1),用于控制将加于衬底上的电压,从衬底偏置控制电路输入的控制信号进入每个开关晶体管的栅,并且所说控制信号反回所说衬底偏置控制电路。
-
公开(公告)号：CN1241753A
公开(公告)日：2000-01-19
申请号：CN99108899.9
申请日：1999-06-30
Applicant: 株式会社日立制作所
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化,使用多存储体构成的宏存储器,并将数据保持在各存储体的读出放大器中,当存取命中该保持数据时,输出锁存的数据,从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率,在存取宏存储器后,存取控制电路先行发生下一地址(加上规定的位移地址),并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号：CN1238047A
公开(公告)日：1999-12-08
申请号：CN97199916.3
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的处理器的特征是：在处理器芯片上边具备：执行程序指令串的处理器主电路；切换加在该衬底上的衬底偏置电压的衬底偏压装置；接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后的偏压稳定后，解除处理器主电路的备用，使之重新动作的动作模式控制部分。
-
公开(公告)号：CN100428194C
公开(公告)日：2008-10-22
申请号：CN200410100391.0
申请日：1999-06-30
Applicant: 株式会社日立制作所
IPC: G06F12/08 , G11C11/4091 , G11C11/4093 , G11C7/06
CPC classification number: G11C7/1006 , G06F12/0215 , G06F12/0893 , G06F13/161 , G06F2212/3042 , G11C7/065 , G11C11/4091 , G11C11/4093 , G11C2207/104 , G11C2207/2245
Abstract: 半导体存储器和高速缓存器，为使多存储体的存储器的快速存取(与前存取的字线不同的读出存取)高速化，使用多存储体构成的宏存储器，并将数据保持在各存储体的读出放大器中，当存取命中该保持数据时，输出锁存的数据，从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提高这种命中率，在存取宏存储器后，存取控制电路先行发生下一地址(加上规定的位移地址)，并把它预先读出到其它存储体的读出放大器中。
-
公开(公告)号：CN1956331A
公开(公告)日：2007-05-02
申请号：CN200610100202.9
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：由第一电源电压供电的第一电路，输出第一对互补信号并接收第一信号，所述第一对互补信号中的每一个和所述第一信号具有与所述第一电源电压相对应的第一幅值；由高于第一电源电压的第二电源电压供电的第二电路，输出第二对互补信号并接收第二信号，所述第二对互补信号中的每一个和所述第二信号具有与所述第二电源电压相对应的第二幅值；上拉电平转换电路，接收所述第一对互补信号，并输出所述第二信号；以及下拉电平转换电路，接收所述第二对互补信号，并输出所述第一信号。
-
Patent Agency Ranking
公开(公告)号：CN1956330A
公开(公告)日：2007-05-02
申请号：CN200610100205.2
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/353 , H03K3/356 , H03K19/0185 , H01L27/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：包含由第一供电电压供电的第一电路的第一区域；包含由第二供电电压供电的第二电路的第二区域；其中，所述第一电路包括电平转换电路，所述第二电路包括把信号输出到所述电平转换电路的逻辑电路，以及所述信号经第一静电击穿保护电路传输到所述第二电路，所述第一静电击穿保护电路设置在所述第一区域。
-
公开(公告)号：CN1258877C
公开(公告)日：2006-06-07
申请号：CN02129868.8
申请日：2002-08-20
Applicant: 株式会社日立制作所
CPC classification number: H03K5/1534 , H03K3/356113 , H03K19/018521
Abstract: 具备接受第1信号，输出更大振幅的第2信号的差动型电平变换电路的半导体器件，上述差动型电平变换电路具有：接受第1信号的第1MISFET对；对第1MISFET对进行耐压缓和的第2MISFEET对；锁存要输出的第2信号且具有交叉耦合栅极的第3MISFET对，第2MISFET对栅极绝缘膜比第1MISFEET对栅极绝缘膜厚，第3MISFET对栅极绝缘膜比第1MISFET对栅极绝缘膜厚，第2MISFET对阈值电压的绝对值比第3MISFEET对阈值电压的绝对值小，第1MISFET对阈值电压的绝对值比第3MISFET对阈值电压的绝对值小。即便电平变换振幅差大到4倍以上也可以进行高速电平变换。
-
公开(公告)号：CN1210869C
公开(公告)日：2005-07-13
申请号：CN00816937.3
申请日：2000-12-21
Applicant: 株式会社日立制作所
IPC: H03K19/0185
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 具备本发明的电平变换电路的半导体器件，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分，和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。
-
公开(公告)号：CN1122906C
公开(公告)日：2003-10-01
申请号：CN97199916.3
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的处理器的特征是：在处理器芯片上边具备：执行程序指令串的处理器主电路；切换加在该衬底上的衬底偏置电压的衬底偏压装置；接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后的偏压稳定后，解除处理器主电路的备用，使之重新动作的动作模式控制部分。
-
公开(公告)号：CN1270223C
公开(公告)日：2006-08-16
申请号：CN03107554.1
申请日：1997-11-21
Applicant: 株式会社日立制作所
IPC: G06F1/04
CPC classification number: G06F1/3296 , G06F1/3203 , Y02D10/172 , Y02D50/20
Abstract: 本发明的具有包含晶体管的第1电路块和第2电路块，在上述第1电路块和上述第2电路块之间进行信号交换的半导体集成电路装置，其特征是：具有衬底偏压发生电路，用于把偏压加在形成该第1电路块的晶体管的半导体衬底上，具有输出固定电路，用于在上述衬底偏压发生电路使上述衬底偏压变化时，固定从上述第2电路块向上述第1电路块输入的信号的至少一部分的电平。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.039 seconds)
