-
公开(公告)号：CN100401634C
公开(公告)日：2008-07-09
申请号：CN200410088158.5
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：输出缓冲器电路，具有一其源极连接到第一电压的PMOS晶体管，以及一其漏极连接到上述PMOS晶体管的漏极、其源极连接到第二电压的NMOS晶体管；第一控制电路，接收输出控制信号和输出信号，并输出第一控制信号；第二控制电路，接收所述输出控制信号和所述输出信号，并输出第二控制信号；第一反相器电路，其输入端连接到所述第一控制电路，而其输出端连接到所述PMOS晶体管；第二二反相器电路，其输入端连接到所述第二控制电路，而其输出端连接到所述NMOS晶体管；第一静电击穿保护电路，设置在所述第一反相器电路的输出端和PMOS晶体管之间，以及第二静电击穿保护电路，设置在所述第二反相器电路的输出端和NMOS晶体管之间。
-
公开(公告)号：CN1956331A
公开(公告)日：2007-05-02
申请号：CN200610100202.9
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：由第一电源电压供电的第一电路，输出第一对互补信号并接收第一信号，所述第一对互补信号中的每一个和所述第一信号具有与所述第一电源电压相对应的第一幅值；由高于第一电源电压的第二电源电压供电的第二电路，输出第二对互补信号并接收第二信号，所述第二对互补信号中的每一个和所述第二信号具有与所述第二电源电压相对应的第二幅值；上拉电平转换电路，接收所述第一对互补信号，并输出所述第二信号；以及下拉电平转换电路，接收所述第二对互补信号，并输出所述第一信号。
-
Patent Agency Ranking
公开(公告)号：CN1956330A
公开(公告)日：2007-05-02
申请号：CN200610100205.2
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/353 , H03K3/356 , H03K19/0185 , H01L27/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：包含由第一供电电压供电的第一电路的第一区域；包含由第二供电电压供电的第二电路的第二区域；其中，所述第一电路包括电平转换电路，所述第二电路包括把信号输出到所述电平转换电路的逻辑电路，以及所述信号经第一静电击穿保护电路传输到所述第二电路，所述第一静电击穿保护电路设置在所述第一区域。
-
公开(公告)号：CN1901369A
公开(公告)日：2007-01-24
申请号：CN200610095799.2
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：具有第一电位的第一电位点；具有第二电位的第二电位点；上拉电平转换电路，以及用于限定流过上拉电平转换电路的电流的电流源。所述上拉电平转换电路包括：用于接收互补输入信号、源极连接到所述第二电位点的第一种导电类型的第一和第二场效应晶体管，以及第二种导电类型的第三和第四场效应晶体管，该第三场效应晶体管的源极连接到所述第一电位点、漏极连接到所述第一场效应晶体管的漏极、栅极连接到所述第二场效应晶体管的漏极；所述第四场效应晶体管的源极连接到所述第一电位点、漏极连接到所述第二场效应晶体管的漏极、栅极连接到所述第一场效应晶体管的漏极，以及用于限定流过上拉电平转换电路的电流的电流源。
-
公开(公告)号：CN1604470A
公开(公告)日：2005-04-06
申请号：CN200410088158.5
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K3/356 , H03K19/0185 , H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 一种半导体集成电路器件，包括：输出缓冲器电路，具有一其源极连接到第一电压的PMOS晶体管，以及一其漏极连接到上述PMOS晶体管的漏极、其源极连接到第二电压的NMOS晶体管；第一控制电路，接收输出控制信号和输出信号，并输出第一控制信号；第二控制电路，接收所述输出控制信号和所述输出信号，并输出第二控制信号；第一反相器电路，其输入端连接到所述第一控制电路，而其输出端连接到所述PMOS晶体管；第二反相器电路，其输入端连接到所述第二控制电路，而其输出端连接到所述NMOS晶体管；第一静电击穿保护电路，设置在所述第一反相器电路的输出端和PMOS晶体管之间，以及第二静电击穿保护电路，设置在所述第二反相器电路的输出端和NMOS晶体管之间。
-
公开(公告)号：CN1178392C
公开(公告)日：2004-12-01
申请号：CN98126344.5
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H03K190/175 , H01L21/00 , G06F3/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 布置在使用多个高和低电压输入电源的集成电路器件中的下拉电平转换电路，包括：在栅极接收一对差分输入信号中的一个并具有连到第一电压的源极的第一NMOS晶体管；在栅极接收所述一对差分输入信号中的另一个并具有连到第一电压的源极的第二NMOS晶体管；具有连到第二电压的源极、连到第一NMOS晶体管的漏极的漏极和连到第二NMOS晶体管的漏极的栅极的第一PMOS晶体管；具有连到第二电压的源极、连到第二NMOS晶体管的漏极的漏极和连到第一NMOS晶体管的漏极的栅极的第二PMOS晶体管；其中第一和第二PMOS晶体管的氧化层比第一和第二NMOS晶体管的氧化层薄，且第一和第二PMOS具有比第一和第二NMOS晶体管低的电压。
-
公开(公告)号：CN1221206A
公开(公告)日：1999-06-30
申请号：CN98126344.5
申请日：1998-12-25
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/00
CPC classification number: H03K3/356113 , H01L2924/0002 , H03K3/356104 , H01L2924/00
Abstract: 在使用多个高和低电压输入电源的集成电路器件中布置的电平转换电路中,提供了差分输入。在下拉电平电路中,不用3.3V供电的MOS晶体管在栅极与漏极之间和栅极和源极之间使用一个薄的氧化层。在上拉电平电路中,提供了逻辑操作功能。
-
-
-
-
-
-
Search Results
7
records
(took 0.038 seconds)
