-
公开(公告)号：CN100459132C
公开(公告)日：2009-02-04
申请号：CN99111786.7
申请日：1999-08-11
Applicant: 株式会社日立制作所
IPC: H01L27/11 , H01L27/10 , H01L21/8244
Abstract: 提高包括SRAM的半导体集成电路器件的存储器的工作裕度。为了将构成SRAM的存储单元的驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth有意地相对地设定为高于SRAM外围电路和如微处理器等逻辑电路的预定MISFET的Vth，与设定预定MISFET的Vth的杂质引入步骤分开进行杂质引入步骤，以设定驱动MISFET Qd、转移MISFET Qt和用作负载电阻的MISFET QL的Vth。
-
公开(公告)号：CN1184682C
公开(公告)日：2005-01-12
申请号：CN99816394.5
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。
-
公开(公告)号：CN1540743A
公开(公告)日：2004-10-27
申请号：CN200410036958.2
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。
-
公开(公告)号：CN1516261A
公开(公告)日：2004-07-28
申请号：CN03130602.0
申请日：1998-02-18
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/762 , H01L21/31
CPC classification number: H01L21/76232 , H01L21/76235 , H01L29/78
Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。
-
公开(公告)号：CN1275801A
公开(公告)日：2000-12-06
申请号：CN00117939.X
申请日：2000-06-01
Applicant: 株式会社日立制作所
IPC: H01L21/76
CPC classification number: H01L21/76232 , H01L29/0657
Abstract: 在衬底上形成衬垫氧化膜和防氧化膜,除去部分防氧化膜和衬垫氧化膜露出衬底,后退衬垫氧化膜,刻蚀衬底露出面,形成规定深度沟槽,后退衬垫氧化膜,氧化沟槽部分,向其内部埋入埋入绝缘膜,除去防氧化膜上的埋入绝缘膜和防氧化膜, 除去衬垫氧化膜,在氧化沟槽部分前,各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率,使氧化工序仅仅进行1次,制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。
-
Patent Agency Ranking
公开(公告)号：CN1516260A
公开(公告)日：2004-07-28
申请号：CN02157188.0
申请日：1998-02-18
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/762
CPC classification number: H01L21/76232 , H01L21/76235 , H01L29/78
Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。
-
公开(公告)号：CN1145208C
公开(公告)日：2004-04-07
申请号：CN00117939.X
申请日：2000-06-01
Applicant: 株式会社日立制作所
IPC: H01L21/762
CPC classification number: H01L21/76232 , H01L29/0657
Abstract: 在衬底上形成衬垫氧化膜和防氧化膜，除去部分防氧化膜和衬垫氧化膜露出衬底，后退衬垫氧化膜，刻蚀衬底露出面，形成规定深度沟槽，后退衬垫氧化膜，氧化沟槽部分，向其内部埋入埋入绝缘膜，除去防氧化膜上的埋入绝缘膜和防氧化膜，除去衬垫氧化膜，在氧化沟槽部分前，各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率，使氧化工序仅仅进行1次，制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。
-
公开(公告)号：CN1112727C
公开(公告)日：2003-06-25
申请号：CN98802666.X
申请日：1998-02-18
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/762
Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。
-
公开(公告)号：CN1338115A
公开(公告)日：2002-02-27
申请号：CN99816394.5
申请日：1999-12-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L21/76229 , H01L21/76224 , H01L21/76232 , H01L27/10852 , H01L28/91
Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
