公开(公告)号：CN1338115A

公开(公告)日：2002-02-27

申请号：CN99816394.5

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。

公开(公告)号：CN1184682C

公开(公告)日：2005-01-12

申请号：CN99816394.5

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。

公开(公告)号：CN1540743A

公开(公告)日：2004-10-27

申请号：CN200410036958.2

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/76 ,  H01L21/82 ,  H01L29/78

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。

公开(公告)号：CN1124407A

公开(公告)日：1996-06-12

申请号：CN95103555.X

申请日：1995-03-25

Applicant: 株式会社日立制作所 ,  日立VLSI工程公司

Inventor： 薄網弘久 ,  津国和之 ,  児岛雅之 ,  野尻一男 ,  风本圭司

IPC: H01L27/10 ,  H01L21/82

CPC classification number: H01L27/10852 ,  H01L27/10817

Abstract: 一种用以形成存贮电极的上层翅片和下层翅片的工艺方法，以及由此方法制造的半导体集成电路器件。当用第1掩模由干法腐蚀依次刻蚀成两层的多晶硅膜以形成上层翅片和下层翅片时，首先把上层多晶硅膜刻成图形，以便按DRAM存储单元最小加工尺寸形成两上层翅片的间隙，形成上层翅片。再利用具有以自对准方式由第1掩模图形扩大了的图形的第2掩模，由干法腐蚀形成下层翅片，使下翅片的水平尺寸大于上层翅片。