-
公开(公告)号：CN113497033B
公开(公告)日：2024-09-27
申请号：CN202010666280.5
申请日：2020-07-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供一种能够降低恢复损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设于所述半导体部的背面上的第一电极、设于所述半导体部的表面上的第二电极、以及设于所述半导体部与所述第二电极之间控制电极。所述控制电极配置在设于所述半导体部的沟槽的内部，通过第一绝缘膜与所述半导体部电绝缘。所述半导体部包括第一导电型的第一层、第二导电型的第二层、以及第二导电型的第三层。所述第一层在所述第一电极与所述第二电极之间延伸。所述第二层设于所述第一层与所述第二电极之间，并与所述第二电极连接。所述第三层设于所述第一层与所述第二电极之间，并与所述第二层及所述第一绝缘膜相接。
-
公开(公告)号：CN117747647A
公开(公告)日：2024-03-22
申请号：CN202211667066.7
申请日：2022-12-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/423 , H01L29/417
Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备半导体部、第一至第四电极、控制电极。所述第一电极设于所述半导体部的背面上，所述第二电极设于与所述背面相反的一侧的表面上。所述第三电极设于所述第一电极与所述第二电极之间，位于所述半导体部中，与所述半导体部电绝缘。所述控制电极从所述半导体部的所述表面侧向所述半导体部中延伸，位于所述第二电极与所述第三电极之间，与所述半导体部电绝缘。所述第四电极从所述半导体部的所述表面侧向所述半导体部中延伸，位于所述第二电极与所述第三电极之间。另外，所述第四电极位于所述半导体部与所述控制电极之间，电连接于所述第三电极。
-
公开(公告)号：CN115084252A
公开(公告)日：2022-09-20
申请号：CN202110869639.3
申请日：2021-07-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06
Abstract: 实施方式的半导体装置包含元件区域与终端区域。元件区域包含第一半导体区域与第二半导体区域。所述第一半导体区域设于第一电极之上，为第一导电型。所述第二半导体区域设于所述第一半导体区域之上且与第二电极电连接。所述终端区域包含第三半导体区域、第一扩散层与第二扩散层。所述第三半导体区域设于所述第一半导体区域的外侧，为第一导电型。所述第一扩散层设于所述第三半导体区域的表面，包围所述元件区域，且为第二导电型。所述第二扩散层设于所述第三半导体区域的所述表面，包围所述元件区域，且位于比所述第一扩散层靠外侧的位置，比所述第一扩散层深，且为第二导电型。
-
公开(公告)号：CN104916678A
公开(公告)日：2015-09-16
申请号：CN201410305208.4
申请日：2014-06-30
Applicant: 株式会社东芝
Inventor： 安本恭章 , 梁濑直子 , 阿部和秀 , 内原士 , 齐藤泰伸 , 仲敏行 , 吉冈启 , 小野祐 , 大野哲也 , 藤本英俊 , 增子真吾 , 古川大 , 八木恭成 , 汤元美树 , 饭田敦子 , 村上友佳子 , 罇贵子
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/408 , H01L29/2003 , H01L29/423 , H01L29/7786
Abstract: 本发明提供抑制电气特性的变动的半导体装置。实施方式的半导体装置具备：GaN系半导体层；设置在GaN系半导体层上的源极；设置在GaN系半导体层上的漏极；在源极与漏极之间的、设置在GaN系半导体层上的栅极；以及在栅极与漏极之间与GaN系半导体层接触地设置的第1导电层。
-
公开(公告)号：CN100527615C
公开(公告)日：2009-08-12
申请号：CN200510067261.6
申请日：2005-04-20
Applicant: 株式会社东芝
Abstract: 提供一种薄膜压电谐振器及其制造方法，电气机械耦合系数kt2和Q值同时增大，并且下部电极的膜厚控制容易。薄膜压电谐振器包括：基板(11)；下部电极(14)，面对该基板(11)一部分为空心状态并被机械地保持；压电体(15)，配置在下部电极(14)上，以使其在平面图形上，在自身占有的区域的内部包含所有下部电极(14)；上部电极(16)，在该压电体(15)上；中继电极(13)，在基板(11)和压电体(15)之间，在平面图形上，位于压电体(15)的占有区域的边界，并且在占有区域的内部与下部电极(14)连接；以及下部电极布线(17)，从占有区域的边界延长到外部，连接到中继电极(13)。
-
Patent Agency Ranking
公开(公告)号：CN119789446A
公开(公告)日：2025-04-08
申请号：CN202411164821.9
申请日：2024-08-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 概括地说，本发明的实施方式涉及半导体装置及制造方法。根据实施方式的半导体装置包括单元区和与单元区相邻的终端区。在半导体部的第一主面上设置第一绝缘膜。在单元区中设置有设置在该半导体部中的第一导电型的第一半导体区域、栅极电极、以及覆盖栅极电极的栅极绝缘膜。从单元区到终端区，设置在第一半导体区域和第一主面之间的第二导电型的第二半导体区域与栅极绝缘膜的底面的至少一部分接触。在第二半导体区域和第一绝缘膜之间设置第一部件。
-
公开(公告)号：CN117747646A
公开(公告)日：2024-03-22
申请号：CN202211663929.3
申请日：2022-12-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/41 , H01L29/06
Abstract: 实施方式关于半导体装置。有关实施方式的半导体装置具有半导体部、第1至第4电极和控制电极。上述第1电极设置在上述半导体部的背面上；上述第2电极设置在与上述背面相反侧的表面上。上述第3电极设置在上述第1电极与上述第2电极之间，位于上述半导体部中，从上述半导体部电绝缘。上述控制电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间，从上述半导体部电绝缘。上述第4电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间。此外，上述第4电极位于上述半导体部与上述控制电极之间，与上述第3电极电连接。
-
公开(公告)号：CN117525124A
公开(公告)日：2024-02-06
申请号：CN202211023078.6
申请日：2022-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739
Abstract: 半导体装置中，第一导电型的第一电极设于半导体部背面。第二导电型的第二电极设于半导体部。第二导电型的第三电极配置于第一沟槽的内部，第一绝缘膜覆盖其内表面且位于半导体部与第三电极间。第一导电型的第四电极配置于第二沟槽的内部，第二绝缘膜覆盖其内表面且位于半导体部与第四电极间。第一半导体层在第一、第二电极间延伸。第二半导体层设于第一半导体层与第二电极间且在第三、第四电极间延伸。第三半导体层在第二半导体层与第二电极间局部设于第二半导体层且第二导电型杂质的浓度比其高。在第三、第四电极间，第四半导体层位于第二半导体层，第二半导体层包含第三、第四半导体层间的部分。第二电极在上述表面与第二及第三半导体层连接。
-
公开(公告)号：CN115810662A
公开(公告)日：2023-03-17
申请号：CN202111611306.7
申请日：2021-12-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06
Abstract: 实施方式的半导体装置具备半导体部、第一电极、第二电极以及控制电极。所述半导体部设置于所述第一电极与所述第二电极之间，包含第一导电型的第一层以及第三层、以及第二导电型的第二层、第四层以及第五层。所述第一层在所述第一电极与所述第二电极之间延伸，所述第二层设置于所述第一半导体层与所述第二电极之间，所述第三半导体层设置于所述第二层与所述第二电极之间，所述第四层设置于所述第一层与所述第一电极之间。所述半导体部具有包含所述控制电极、所述第二层及所述第三层的有源区域和包围所述有源区域的终端区域。所述5层在所述终端区域中设置于所述第一半导体层中。
-
公开(公告)号：CN114203811A
公开(公告)日：2022-03-18
申请号：CN202110207897.5
申请日：2021-02-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06 , H01L29/08 , H01L29/40
Abstract: 实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.019 seconds)
