公开(公告)号：CN114203811B

公开(公告)日：2025-02-07

申请号：CN202110207897.5

申请日：2021-02-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子 ,  系数裕子 ,  罇贵子

IPC: H10D12/00 ,  H10D62/10 ,  H10D62/13 ,  H10D64/00

Abstract: 实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。

公开(公告)号：CN114171590A

公开(公告)日：2022-03-11

申请号：CN202110835837.8

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岩鍜治阳子 ,  末代知子 ,  系数裕子 ,  河村圭子 ,  布施香织 ,  罇贵子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够减小开关损耗的半导体元件以及使用了该半导体元件的半导体装置。实施方式的半导体元件具备半导体部、设置在半导体部的表面上的第1电极、设置在半导体部的背面上的第2电极、在半导体部的背面上与第2电极分离设置的第3电极、以及设置在半导体部与第1电极之间的控制电极。半导体部包括第1导电型的第1层、第2导电型的第2层、第1导电型的第3层和第2导电型的第4层。第2层设置在第1层与第1电极之间，隔着第1绝缘膜与控制电极相对。第3层被选择性地设置在第2层与第1电极之间，与第1电极电连接。第4层设置在第2电极与第1层之间，与第2电极电连接。第1层在半导体部的背面与第3电极连接。

公开(公告)号：CN114203828A

公开(公告)日：2022-03-18

申请号：CN202110878861.X

申请日：2021-08-02

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  罇贵子 ,  河村圭子 ,  布施香织

IPC: H01L29/861 ,  H01L29/40

Abstract: 实施方式的半导体装置具备第一导电型的第一半导体层、第二导电型的第三半导体层、第一导电型的第二半导体层、多个电极以及第一绝缘膜。第二半导体层设置于第一半导体层上，包含比第一半导体层的第一导电型杂质低浓度的第一导电型杂质。第三半导体层设置于第二半导体层的上方，具有与第二半导体层相反侧的第一面。多个电极从第一面到第二半导体层中为止在多个沟槽的内部延伸。多个第一绝缘膜分别设置于多个电极与第二及第三半导体层之间。多个电极包括：第一电极组，在第一面上在第一方向上各隔开第一距离而排成一列；以及第二电极组，在第一方向上各隔开第一距离地排成一列，在第二方向上与第一电极组隔开第二距离。

公开(公告)号：CN117747645A

公开(公告)日：2024-03-22

申请号：CN202211662572.7

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 罇贵子 ,  岩鍜治阳子 ,  布施香织 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。一个实施方式的半导体装置具备：半导体基板；单元区域，设于半导体基板的第一面侧；以及终端区域，在半导体基板的第一面侧设于单元区域的外侧。终端区域包含将单元区域包围并含有第一导电型杂质的多个第一扩散层。在与第一面垂直的第一方向上的终端区域的剖面，多个第一扩散层中的至少一个第一扩散层具有：第一区域，在第一方向上从半导体基板的第一面向第二面延伸；以及第二区域，在与第一方向正交的第二方向上从第一区域延伸。第二区域所包含的第一导电型杂质的浓度比第一区域所包含的第一导电型杂质的浓度低。

公开(公告)号：CN115939221A

公开(公告)日：2023-04-07

申请号：CN202210049171.8

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布施香织 ,  河村圭子 ,  罇贵子 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/868 ,  H01L29/06

Abstract: 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，设于第一电极之上；第二导电型的第二半导体层，设于第一半导体层之上；第二电极，设于第二半导体层之上；第一沟槽，从第二半导体层到达第一半导体层；第一半导体区域，在第二半导体层内，与第一沟槽相接地设置，第二导电型杂质浓度比第二半导体层的第二导电型杂质浓度高；以及第一绝缘膜，在第二半导体层内，与第一半导体区域相接地设置。

公开(公告)号：CN113497033B

公开(公告)日：2024-09-27

申请号：CN202010666280.5

申请日：2020-07-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  罇贵子

IPC: H01L27/06 ,  H01L29/06

Abstract: 实施方式提供一种能够降低恢复损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设于所述半导体部的背面上的第一电极、设于所述半导体部的表面上的第二电极、以及设于所述半导体部与所述第二电极之间控制电极。所述控制电极配置在设于所述半导体部的沟槽的内部，通过第一绝缘膜与所述半导体部电绝缘。所述半导体部包括第一导电型的第一层、第二导电型的第二层、以及第二导电型的第三层。所述第一层在所述第一电极与所述第二电极之间延伸。所述第二层设于所述第一层与所述第二电极之间，并与所述第二电极连接。所述第三层设于所述第一层与所述第二电极之间，并与所述第二层及所述第一绝缘膜相接。

公开(公告)号：CN117747647A

公开(公告)日：2024-03-22

申请号：CN202211667066.7

申请日：2022-12-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 罇贵子 ,  岩鍜治阳子 ,  布施香织 ,  河村圭子 ,  一关健太郎

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/417

Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备半导体部、第一至第四电极、控制电极。所述第一电极设于所述半导体部的背面上，所述第二电极设于与所述背面相反的一侧的表面上。所述第三电极设于所述第一电极与所述第二电极之间，位于所述半导体部中，与所述半导体部电绝缘。所述控制电极从所述半导体部的所述表面侧向所述半导体部中延伸，位于所述第二电极与所述第三电极之间，与所述半导体部电绝缘。所述第四电极从所述半导体部的所述表面侧向所述半导体部中延伸，位于所述第二电极与所述第三电极之间。另外，所述第四电极位于所述半导体部与所述控制电极之间，电连接于所述第三电极。

公开(公告)号：CN115084252A

公开(公告)日：2022-09-20

申请号：CN202110869639.3

申请日：2021-07-30

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布施香织 ,  河村圭子 ,  罇贵子

IPC: H01L29/739 ,  H01L29/06

Abstract: 实施方式的半导体装置包含元件区域与终端区域。元件区域包含第一半导体区域与第二半导体区域。所述第一半导体区域设于第一电极之上，为第一导电型。所述第二半导体区域设于所述第一半导体区域之上且与第二电极电连接。所述终端区域包含第三半导体区域、第一扩散层与第二扩散层。所述第三半导体区域设于所述第一半导体区域的外侧，为第一导电型。所述第一扩散层设于所述第三半导体区域的表面，包围所述元件区域，且为第二导电型。所述第二扩散层设于所述第三半导体区域的所述表面，包围所述元件区域，且位于比所述第一扩散层靠外侧的位置，比所述第一扩散层深，且为第二导电型。

公开(公告)号：CN119789446A

公开(公告)日：2025-04-08

申请号：CN202411164821.9

申请日：2024-08-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岩鍜治阳子 ,  河村圭子 ,  罇贵子

IPC: H10D12/00 ,  H10D12/01 ,  H10D62/10

Abstract: 概括地说，本发明的实施方式涉及半导体装置及制造方法。根据实施方式的半导体装置包括单元区和与单元区相邻的终端区。在半导体部的第一主面上设置第一绝缘膜。在单元区中设置有设置在该半导体部中的第一导电型的第一半导体区域、栅极电极、以及覆盖栅极电极的栅极绝缘膜。从单元区到终端区，设置在第一半导体区域和第一主面之间的第二导电型的第二半导体区域与栅极绝缘膜的底面的至少一部分接触。在第二半导体区域和第一绝缘膜之间设置第一部件。

公开(公告)号：CN117747646A

公开(公告)日：2024-03-22

申请号：CN202211663929.3

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  岩鍜治阳子 ,  河村圭子 ,  末代知子 ,  布施香织 ,  罇贵子

IPC: H01L29/739 ,  H01L29/41 ,  H01L29/06

Abstract: 实施方式关于半导体装置。有关实施方式的半导体装置具有半导体部、第1至第4电极和控制电极。上述第1电极设置在上述半导体部的背面上；上述第2电极设置在与上述背面相反侧的表面上。上述第3电极设置在上述第1电极与上述第2电极之间，位于上述半导体部中，从上述半导体部电绝缘。上述控制电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间，从上述半导体部电绝缘。上述第4电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间。此外，上述第4电极位于上述半导体部与上述控制电极之间，与上述第3电极电连接。