-
公开(公告)号：CN1242486C
公开(公告)日：2006-02-15
申请号：CN02103395.1
申请日：2002-02-04
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L21/8239
CPC classification number: H01L29/7841 , G11C11/404 , G11C11/4085 , G11C11/4087 , G11C2211/4016 , H01L23/544 , H01L27/108 , H01L27/10802 , H01L27/10844 , H01L27/1203 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 多个MIS晶体管构成存储单元的半导体存储器件，各MIS晶体管备有半导体层上形成的源极区域和与之分离的漏极区域；二者之间的半导体层成为浮动状态的沟道体；设置在上述源极和上述漏极区域之间的，用于在上述沟道体上形成沟道的主栅极；和为了通过电容耦合控制上述沟道体的电位，与上述主栅极分别设置的辅助栅极，与上述主栅极同步驱动，上述MIS晶体管具有将上述半导体层分别设定在第1和第2电位的第1数据状态和第2数据状态。
-
公开(公告)号：CN1725498A
公开(公告)日：2006-01-25
申请号：CN200510092070.5
申请日：2001-08-17
Applicant: 株式会社东芝
Inventor： 大泽隆
IPC: H01L27/108 , H01L27/12 , G11C11/40
Abstract: 一位存储器单元MC由具有与其它部分电隔离的浮置体区的MOS晶体管构成，MOS晶体管的栅电极13连接字线WL、漏扩散区14连接位线BL、源扩散区15连接固定电位线SL，将MOS晶体管的体区12内注入由碰撞电离而产生的多数载流子并保持的第1阈值状态和随漏侧pn结的正向偏压而放出MOS晶体管的体区12的多数载流子的第2阈值状态作为二进制数据进行存储。因此，将简单的晶体管构造作为存储单元，可以提供信号线少，能够动态存储二进制数据的半导体存储装置。
-
公开(公告)号：CN1215560C
公开(公告)日：2005-08-17
申请号：CN02107184.5
申请日：2002-03-13
Applicant: 株式会社东芝
IPC: H01L27/04 , H01L27/105 , H01L27/108
CPC classification number: G11C11/404 , G11C2211/4016 , H01L27/108 , H01L27/10802 , H01L27/10823 , H01L27/10841 , H01L27/1203 , H01L29/7841
Abstract: 半导体存储器件的各个MIS晶体管具备：半导体层(12)；在半导体层上形成的源区(15)；在半导体层上与上述源区分离开形成的漏区(14)，使源区和漏区之间的半导体层变成为浮置状态的沟道体；用来在沟道体上形成沟道的第1栅极(13)；用来借助于电容耦合控制沟道体电位的第2栅极(20)；和在沟道体的第2栅极一侧形成的高浓度区(21)，具有比沟道体的杂质浓度还高的杂质浓度。
-
公开(公告)号：CN1199280C
公开(公告)日：2005-04-27
申请号：CN01132802.9
申请日：2001-09-07
Applicant: 株式会社东芝
IPC: H01L27/108 , H01L27/105 , H01L21/8239 , H01L21/8242
CPC classification number: H01L29/42392 , H01L27/108 , H01L27/10873 , H01L27/10876 , H01L27/1203
Abstract: 本发明的半导体存储器包括：源扩散层(形成在半导体衬底上。与固定电位线连接)；柱状半导体层(按阵列状配置，形成于源扩散层上。一端与源扩散层连接。通过该源扩散层使柱状半导体层的规定的半导体层之间共同连接。具有积蓄过剩多个载流子的第一阈值电压的第1数据状态和释放过剩多个载流子的第2阈值电压的第2数据状态。)；漏扩散层(形成在柱状半导体层的另一端)；和栅电极(通过栅绝缘膜与柱状半导体层对置，与字线连接)；字线(与栅电极连接)；位线(连接到漏扩散层，其中该位线与字线正交)。
-
公开(公告)号：CN1196198C
公开(公告)日：2005-04-06
申请号：CN01133854.7
申请日：2001-12-24
Applicant: 株式会社东芝
Inventor： 大泽隆
IPC: H01L27/108
CPC classification number: H01L27/10802 , G11C11/24 , G11C11/404 , H01L27/108 , H01L27/10873 , H01L27/10876 , H01L27/1203 , H01L29/7841
Abstract: 半导体存储装置，具备构成存储单元阵列的MIS晶体管。MIS晶体管具有浮置状态的硅层。此外，除去被配置在MIS晶体管的源极区域和漏极区域之间的用来形成沟道的第1栅极(13)之外，还具备用来借助于电容耦合控制硅层(12)的电位的已进行电位固定的第2栅极(20)。MIS晶体管，动态地存储在漏极结附近产生碰撞离子化把硅层(12)设定为第1电位的第1数据状态，和使得向漏极结流以正向偏置电流把硅层(12)设定为第2电位的第2数据状态。
-
Patent Agency Ranking
公开(公告)号：CN1551363A
公开(公告)日：2004-12-01
申请号：CN200410042144.X
申请日：2004-05-09
Applicant: 株式会社东芝
IPC: H01L27/12 , H01L27/00 , G11C11/404 , G11C11/407 , G11C11/34
CPC classification number: G11C7/062 , G11C7/067 , G11C11/406 , G11C11/4091 , G11C2207/065 , G11C2211/4016 , G11C2211/4068 , H01L29/7841
Abstract: 提供一种具有在SOI基板上形成的1个晶体管/1个单元结构的存储器单元、可高速读出的半导体存储装置。半导体存储装置包括具有通过绝缘层与底基板分离的半导体层的元件基板、和在上述元件基板的半导体层上排列形成的多个存储器件单元，各存储器件单元具有持有浮动状态的主体的MOS晶体管结构，具有通过该主体的多数载流子储存状态存储数据的存储器单元阵列；和读出上述存储器单元阵列的选择存储器单元的数据并存储在数据锁存器中、将该读出数据输送到输出电路的同时向上述选择存储器单元进行回写的读出放大器电路。
-
公开(公告)号：CN1371130A
公开(公告)日：2002-09-25
申请号：CN01133854.7
申请日：2001-12-24
Applicant: 株式会社东芝
Inventor： 大泽隆
IPC: H01L27/108
CPC classification number: H01L27/10802 , G11C11/24 , G11C11/404 , H01L27/108 , H01L27/10873 , H01L27/10876 , H01L27/1203 , H01L29/7841
Abstract: 半导体存储装置,具备构成存储单元阵列的MIS晶体管。MIS晶体管具有浮置状态的硅层。此外,除去被配置在MIS晶体管的源极区域和漏极区域之间的用来形成沟道的第1栅极13之外,还具备用来借助于电容耦合控制硅层12的电位的已进行电位固定的第2栅极20。MIS晶体管,动态地存储在漏极结附近产生碰撞离子化把硅层12设定为第1电位的第1数据状态,和使得向漏极结流以正向偏置电流把硅层12设定为第2电位的第2数据状态。
-
公开(公告)号：CN1113347A
公开(公告)日：1995-12-13
申请号：CN95101850.7
申请日：1995-02-25
Applicant: 株式会社东芝
IPC: H01L27/10
CPC classification number: G11C5/147 , G11C8/08 , G11C11/4074
Abstract: 一种即使外加电源变动也可抑制其内部电源电压变化的半导体集成电路装置。该装置包括集成电路部件、降压电路及升压电路。降压电路用某一电位限制具有电位电平变动的外加电位Vcc、使其降为降压电位фD。升压电路以фD为电源并把фD升压成可用做上述集成电路部件电路动作电源的升压电位фP。即使Vcc的电平发生变化、升压电路的动作也不易变化。且从降压电位生为升压电位，故扩展了升压电位фP的恒定区域、扩大了装置的动作容限。
-
公开(公告)号：CN100508059C
公开(公告)日：2009-07-01
申请号：CN200510096687.4
申请日：2005-08-31
Applicant: 株式会社东芝
Inventor： 大泽隆
IPC: G11C11/401 , G11C11/407 , H01L27/108
CPC classification number: G11C11/406
Abstract: 本发明提供一种半导体存储装置和刷新方法，可以提高外部存取的速度。该半导体存储装置包括：需要刷新操作的浮体单元；当从浮体单元读出或写入到浮体单元的外部存取被请求时终止正在进行的刷新操作的刷新控制电路；测量刷新操作开始之后直到随后下一个刷新操作开始之前的第一时段的第一时间测量单元；测量刷新操作所需的第二时段的第二时间测量单元；以及产生刷新操作的浮体单元地址的地址生成器，其中刷新控制电路基于第一和第二时间测量单元的输出和外部存储请求信号来控制刷新操作的时序。
-
公开(公告)号：CN100435340C
公开(公告)日：2008-11-19
申请号：CN200410042144.X
申请日：2004-05-09
Applicant: 株式会社东芝
IPC: H01L27/12 , G11C7/00 , G11C11/406 , H01L27/00 , G11C11/404 , G11C11/407 , G11C11/34
CPC classification number: G11C7/062 , G11C7/067 , G11C11/406 , G11C11/4091 , G11C2207/065 , G11C2211/4016 , G11C2211/4068 , H01L29/7841
Abstract: 提供一种具有在SOI基板上形成的1个晶体管/1个单元结构的存储器单元、可高速读出的半导体存储装置。半导体存储装置包括具有通过绝缘层与底基板分离的半导体层的元件基板、和在上述元件基板的半导体层上排列形成的多个存储器件单元，各存储器件单元具有持有浮动状态的主体的MOS晶体管结构，具有通过该主体的多数载流子储存状态存储数据的存储器单元阵列；和读出上述存储器单元阵列的选择存储器单元的数据并存储在数据锁存器中、将该读出数据输送到输出电路的同时向上述选择存储器单元进行回写的读出放大器电路。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.022 seconds)
