公开(公告)号：CN115810599A

公开(公告)日：2023-03-17

申请号：CN202210077719.X

申请日：2022-01-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 杉山亨 ,  吉冈启 ,  矶部康裕

IPC: H01L23/488 ,  H01L23/498 ,  H01L25/18

Abstract: 实施方式提供能够减小寄生电感的半导体装置。在实施方式中，第1型的第1芯片具有：包含第1导电型的氮化物半导体层的第1半导体层、在第1面设置的第1电极焊盘、在第1面设置的第2电极焊盘、在第1面设置的第1栅极焊盘、在第1面设置的第3电极焊盘。与第1型不同的第2型的第2芯片具有：包含第2导电型的沟道的第2半导体层、在第3面的相反侧的第4面设置的第4电极焊盘、在与第1芯片的第1面对置的第3面设置且与第1芯片的第2电极焊盘接合的第5电极焊盘和在第3面设置且与第1芯片的第3电极焊盘接合的第2栅极焊盘。

公开(公告)号：CN114172123A

公开(公告)日：2022-03-11

申请号：CN202110029580.7

申请日：2021-01-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 杉山亨 ,  吉冈启 ,  洪洪 ,  矶部康裕 ,  小林仁 ,  大野哲也 ,  细川直范 ,  小野村正明 ,  岩井正明

IPC: H02H7/20 ,  H02H9/02 ,  H02H9/04 ,  H02M7/537

Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。

公开(公告)号：CN112532220A

公开(公告)日：2021-03-19

申请号：CN202010057939.7

申请日：2020-01-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 吉冈启 ,  杉山亨 ,  岩井正明 ,  细川直范 ,  小野村正明 ,  洪洪 ,  矶部康裕

IPC: H03K17/567 ,  H01L29/78

Abstract: 实施方式提供具有简易构造的半导体装置。实施方式的半导体装置具备：常关断晶体管，具有第1电极、第2电极、以及第1控制电极；常开启晶体管，具有电连接于第2电极的第3电极、第4电极、以及第2控制电极；第1元件，具有电连接于第1控制电极的第1端部和电连接于第1电极的第2端部，包含第1电容成分；以及第2元件，具有电连接于第1控制电极以及第1端部的第3端部和第4端部，包含第2电容成分，在将常关断晶体管的阈值电压设为Vth，将常关断晶体管的最大栅极额定电压设为Vg＿max，将第4端部的电压设为Vg＿on，将第1电容成分设为Ca、第2电容成分设为Cb时，Vth＜(Cb/(Ca+Cb))Vg＿on＜Vg＿max。

公开(公告)号：CN111697063A

公开(公告)日：2020-09-22

申请号：CN201910609701.8

申请日：2019-07-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 洪洪 ,  矶部康裕 ,  吉冈启 ,  杉山亨 ,  岩井正明 ,  细川直范 ,  小野村正明

IPC: H01L29/40 ,  H01L29/778

Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置(100)具备第一氮化物半导体层(3)即沟道层，位于第一氮化物半导体层(3)之上且带隙比第一氮化物半导体层(3)大的第二氮化物半导体层(4)即阻挡层；位于第二氮化物半导体层(4)之上且与第一氮化物半导体层(3)电连接的第一电极(5)即源极电极；位于第一氮化物半导体层(3)之上且与第一氮化物半导体层(3)电连接的第二电极(7)即漏极电极；位于第一电极(5)与第二电极(7)之间的栅极电极(6)；位于第二氮化物半导体层上且高度与栅极电极(6)相同的第一场板电极(8)；以及位于第一场板电极(8)与第二电极(7)之间的第二场板电极(9)。

公开(公告)号：CN105990417A

公开(公告)日：2016-10-05

申请号：CN201510093186.4

申请日：2015-03-02

Applicant: 株式会社东芝

Inventor： 大麻浩平 ,  吉冈启 ,  矶部康裕

IPC: H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/30612 ,  H01L21/308 ,  H01L29/0657 ,  H01L29/1033 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/7786

Abstract: 本发明的实施方式提供一种能够使耐压提高的半导体装置。根据实施方式，提供一种半导体装置，其包含第一半导体层、设置在第一半导体层上的第二半导体层、设置在第二半导体层上的源极电极及漏极电极、栅极电极、以及第一场板电极。第二半导体层包含第一半导体部分、及薄于第一半导体部分的第二半导体部分。源极电极及漏极电极与第二半导体层电连接。栅极电极在源极电极与漏极电极之间设置在第二半导体层上。第一场板电极设置在第二半导体层上，且包含导电部。导电部在沿着从第一半导体层向第二半导体层的第一方向观察时，设置在栅极电极与漏极电极之间。导电部的端部的至少一部分位于第二半导体部分上。

公开(公告)号：CN103000682B

公开(公告)日：2015-11-18

申请号：CN201210061235.2

申请日：2012-03-09

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  齐藤泰伸 ,  藤本英俊 ,  吉冈启 ,  大野哲也

IPC: H01L29/778

CPC classification number: H01L29/7786 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/7783

Abstract: 本发明的实施方式的氮化物半导体器件，具备：由AlxGa1-xN构成的第1半导体层(4)，其中，0≤x＜1；由AlyGa1-yN构成的第2半导体层(5)，其中，0＜y≤1，x＜y；导电性基板(2)；第1电极(6)；第2电极(8)；及控制电极(7)。第2半导体层与第1半导体层直接接合。第1半导体层与导电性基板电连接。第1电极及第2电极与第2半导体层的表面电连接。控制电极设置于在第1电极和第2电极之间的第2半导体层的上述表面上。第1电极与Si-MOSFET102的漏电极(8a)电连接。控制电极与上述MOSFET的源电极(6a)电连接。导电性基板与上述MOSFET的栅电极(7a)电连接。

公开(公告)号：CN104916678A

公开(公告)日：2015-09-16

申请号：CN201410305208.4

申请日：2014-06-30

Applicant: 株式会社东芝

Inventor： 安本恭章 ,  梁濑直子 ,  阿部和秀 ,  内原士 ,  齐藤泰伸 ,  仲敏行 ,  吉冈启 ,  小野祐 ,  大野哲也 ,  藤本英俊 ,  增子真吾 ,  古川大 ,  八木恭成 ,  汤元美树 ,  饭田敦子 ,  村上友佳子 ,  罇贵子

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/408 ,  H01L29/2003 ,  H01L29/423 ,  H01L29/7786

Abstract: 本发明提供抑制电气特性的变动的半导体装置。实施方式的半导体装置具备：GaN系半导体层；设置在GaN系半导体层上的源极；设置在GaN系半导体层上的漏极；在源极与漏极之间的、设置在GaN系半导体层上的栅极；以及在栅极与漏极之间与GaN系半导体层接触地设置的第1导电层。

公开(公告)号：CN104425570A

公开(公告)日：2015-03-18

申请号：CN201410051942.2

申请日：2014-02-14

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  杉山亨 ,  齐藤泰伸 ,  津田邦男

IPC: H01L29/41 ,  H01L21/336

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66674 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7788 ,  H01L29/7813 ,  H01L29/7827

Abstract: 本发明为半导体装置及其制造方法。半导体装置具备：n型第一GaN系半导体层；p型第二GaN系半导体层，位于第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和第一GaN系半导体层相反侧的高杂质浓度区域；n型第三GaN系半导体层，位于第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于第三GaN系半导体层或第三GaN系半导体层上方，另一端位于第一GaN系半导体层，经由栅极绝缘膜与第三GaN系半导体层、低杂质浓度区域及第一GaN系半导体层相邻；第三GaN系半导体层上的第一电极；高杂质浓度区域上的第二电极；第一GaN系半导体层的与第二GaN系半导体层相反侧的第三电极。

公开(公告)号：CN104064598A

公开(公告)日：2014-09-24

申请号：CN201310737010.9

申请日：2013-12-26

Applicant: 株式会社东芝

Inventor： 藏口雅彦 ,  吉冈启 ,  汤元美树 ,  斋藤尚史 ,  大麻浩平 ,  杉山亨

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66462 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66431 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 实施方式的半导体装置，具备：氮化物半导体层；在氮化物半导体层上形成的栅电极；在氮化物半导体层上形成的源电极；在氮化物半导体层上相对于栅电极而与源电极相反的一侧形成的漏电极；在漏电极与栅电极之间的氮化物半导体层上形成的第一氮化硅膜；以及形成在氮化物半导体层与栅电极之间、硅对氮的原子比低于上述第一氮化硅膜的第二氮化硅膜。

公开(公告)号：CN103681858A

公开(公告)日：2014-03-26

申请号：CN201310376099.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 齐藤泰伸 ,  藤本英俊 ,  大野哲也 ,  吉冈启 ,  斋藤涉 ,  仲敏行

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/2003 ,  H01L21/743 ,  H01L23/3178 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L29/0657 ,  H01L29/4175 ,  H01L29/7786 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/0603 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/1403 ,  H01L2224/1411 ,  H01L2224/14155 ,  H01L2224/16225 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2224/13099

Abstract: 实施方式涉及的半导体装置具备：基板、第1半导体区域、第2半导体区域、第1电极、第2电极、控制电极、以及导通部。上述基板包含导电性区域。上述第1半导体区域包含设置于上述基板的第1面侧的AlxGa1－xN（0≤X≤1）。上述第2半导体区域包含设置于上述第1半导体区域的与上述基板相反一侧的AlYGa1－YN（0≤Y≤1，X≤Y）。上述第1电极设置于上述第2半导体区域的与上述第1半导体区域相反一侧，与上述第2半导体区域欧姆连接。上述控制电极与上述第1电极离开地设置。上述导电部电连接上述第1电极与上述导电性区域。