-
公开(公告)号：CN110727464B
公开(公告)日：2022-01-07
申请号：CN201910859469.3
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 本发明提供一种针对访存空间独立的多核处理器的信息处理方法，涉及计算机设计技术领域，该方法包括以下步骤：S1：增加对目录中有效访存地址范围的记录；S2：当有访存请求时，判断访存请求能否产生新副本，若能则进入一致性流程，反之执行S3；S3：判断访存请求地址是否在有效访存地址范围内，若是则进入一致性流程，反之则无需访问目录直接进入访存流程；S4：当有经过一致性处理后需要新写入目录的访存地址时，对有效访存地址范围进行修正。本发明一种针对访存空间独立的多核处理器的信息处理方法简化不必要的目录访存行为，提高访存带宽，减少访存延迟，避免一致性处理部件成为访存瓶颈，减少芯片功耗，提高一致性处理效率。
-
公开(公告)号：CN110688329B
公开(公告)日：2021-08-10
申请号：CN201910839658.4
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
IPC: G06F12/0875 , G06F9/30
Abstract: 本发明公开了一种可同时支持多套Cache数据私有段动态设置的方法，包括步骤S1、确定目标数据Cache中需要设置的n套私有段数据位置地址，为各个私有段数据设置相对应的n套第一私有段寄存器；S2、在目标数据Cache中分别设置与每套私有段数据相对应的第一比较器、第二比较器；S3、按一定规则对需要写入Cache中的数据行进行判断，来确定其是否具有“私有段标准”；S4、确认符合“私有段标准”后，在指令Cache中生成私有段设置指令；S5、设置指令发射规则判断器，对指令Cache内的指令执行情况进行判断；S6、确认在指令Cache内排列在私有段设置指令前的指令全部执行结束后，开始执行私有段设置指令，将需要写入Cache中的数据行写入与对应的私有段位置地址相联的数据Cache中。
-
公开(公告)号：CN110704343A
公开(公告)日：2020-01-17
申请号：CN201910852824.4
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28
Abstract: 本发明提供面向众核处理器访存和片内通信的数据传输方法与装置，属于计算机体系结构与处理器微结构领域。该面向众核处理器访存和片内通信的数据传输方法与装置包括如下步骤：S1：通道指令缓冲单元获取1或多个源核心处理器发出的通道指令；S2：从通道指令缓冲单元内抽取DMA通道指令或者RMA通道指令；S3：从DMA通道指令中解析DMA微访问，并将DMA微访问发送至内存，从RMA通道指令中解析RMA微访问发送至目标核心处理器中；S4：获取内存返回的应答或者目标核心处理器返回的应答后发起回答字操作。本发明减少了硬件逻辑开销，实现高效的实现片内数据复用，提升众核处理器的计算能力。
-
Patent Agency Ranking
公开(公告)号：CN110688329A
公开(公告)日：2020-01-14
申请号：CN201910839658.4
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
IPC: G06F12/0875 , G06F9/30
Abstract: 本发明公开了一种可同时支持多套Cache数据私有段动态设置的方法，包括步骤S1、确定目标数据Cache中需要设置的n套私有段数据位置地址，为各个私有段数据设置相对应的n套第一私有段寄存器；S2、在目标数据Cache中分别设置与每套私有段数据相对应的第一比较器、第二比较器；S3、按一定规则对需要写入Cache中的数据行进行判断，来确定其是否具有“私有段标准”；S4、确认符合“私有段标准”后，在指令Cache中生成私有段设置指令；S5、设置指令发射规则判断器，对指令Cache内的指令执行情况进行判断；S6、确认在指令Cache内排列在私有段设置指令前的指令全部执行结束后，开始执行私有段设置指令，将需要写入Cache中的数据行写入与对应的私有段位置地址相联的数据Cache中。
-
公开(公告)号：CN115269458A
公开(公告)日：2022-11-01
申请号：CN202210986887.0
申请日：2022-08-17
Applicant: 无锡江南计算技术研究所
IPC: G06F12/1027 , G06F30/32
Abstract: 本发明涉及计算机数据计算领域，具体涉及处理器对虚拟内存读取过程中的优化方式。本发明是通过以下技术方案得以实现的：一种适用于多核心处理器的TLB配置方式，包含如下步骤：S01、TLB布置步骤；将所述TLB安装在访存通路的公共部分的位置上；S02、TLB数据格式指定步骤；指定所述TLB中的TLB的表格存储格式，TLB表的数据格式包含段号数据和地址差值数据，S03、模式分配步骤；S04、表项填充步骤；S05、数据使用步骤；本发明的目的是提供一种适用于多核心处理器的TLB配置方式，在处理器包含有多个核心的状态下，TLB搭建成本大大降低，且TLB段表信息更新时，更新填充任务数量有效降低，处理器对主存的读取效率提升。
-
公开(公告)号：CN110691043B
公开(公告)日：2021-10-29
申请号：CN201910857257.1
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H04L12/931 , H04L12/933 , H04L12/803 , H04L12/861 , H04L12/863
Abstract: 本发明提供一种支持多源多虚通道非连续传输的插花整理方法，涉及计算机设计技术领域，方法包括以下步骤：S1：目标节点对接收的微片进行解析，将不同微片发送到相应虚通道的接收队列；S2：每个虚通道的接收队列设置一组正在接收包的标记存储器，标记内容；S3：每个虚通道的接收队列中的每个条目均进行接收队列处理；S4：设置一个提交条目地址辅助队列，将各虚通道的报文各个微片的地址依次存入，根据辅助队列的输出依次读取相应的虚通道中的队列条目。本发明一种支持多源多虚通道非连续传输的插花整理方法支持多源多虚通道非连续传输的插花报文的接收和整理，提高了片上网络有效带宽，减少阻塞，减少片上网络死锁和负载不均衡现象。
-
公开(公告)号：CN110601996B
公开(公告)日：2021-06-04
申请号：CN201910841876.1
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
IPC: H04L12/819 , H04L12/801 , H04L12/803 , H04L12/863
Abstract: 一种采用令牌保底分布式贪心算法的环网防饥饿流控方法，属于分布控制环网流控技术领域。方法包括步骤S01,当监测到环网的网上状态为空闲时，本地节点发送报文上网；步骤S02,本地节点在一定时间后仍未能传送报文时，请求网上正在传送报文的微片携带对应令牌；步骤S03,环网上传送报文的微片依次传送，微片传送至目标节点后下网，令牌绕环网传送回到本地节点并失效；其中，在微片自本地节点传送至目标节点的路径中的其他节点不能上网。本发明在不增加额外缓冲资源的前提下，避免饥饿问题、平衡各节点负载，优化环网的性能和可实现性。
-
公开(公告)号：CN110716812A
公开(公告)日：2020-01-21
申请号：CN201910864442.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种支持高并发的分布式同步管理方法与装置，属于计算机体系结构与处理器微结构设计技术领域。该支持高并发的分布式同步管理方法与装置包括如下步骤：S1：选取处理器中第一预设核心作为管理者，其他核心作为参与者；S2：参与者发出向管理者发出同步请求，管理者接收参与者发出的同步请求；S3：当各个参与者发现自己到达同步点后，通过举手方式发送同步状态达到管理者以通知管理者参与者已到达同步点；S3：管理者在确认参与者与自己已到达同一同状态后，通知参与者与自己同步结束。本发明支持多个处理器核同步操作的并发，同步效率较高。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.035 seconds)
