-
公开(公告)号：CN102800644B
公开(公告)日：2014-12-24
申请号：CN201210324768.5
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/498 , H01L23/12 , H01L21/58 , H01L21/60
CPC classification number: H01L2224/49171 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了一种DDR信号布线封装基板以及DDR信号布线封装方法。在芯片上对称放置多个DDR存储控制模块。在芯片之外的区域中，与多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚。利用对称布置的多个DDR信号线将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。DDR信号布线封装基板包括依次层叠的地平面层、第一介质层、DDR信号层、第二介质层、以及DDR接口电源平面层；其中DDR接口电源平面层和地平面层同时选择作为DDR信号的参考平面层。通过对称布置的多个DDR信号过孔，将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。参照多个DDR信号过孔的位置相应地对称布置多个地孔。
-
公开(公告)号：CN102880216B
公开(公告)日：2014-04-16
申请号：CN201210372475.4
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G05F1/56
Abstract: 本发明提供了一种多路受控电压源的直流压降仿真方法。使用多个理想电流源代替多路受控电压源的多个电源模块，使用不带内阻的理想电压源代替负载芯片，由此进行电源完整性仿真，以得到负载芯片到各电源模块供电路径的直流压降。将供电路径直流压降、电源模块内阻压降与相应负载芯片位置的固定电压相加，以得出该电源模块的输出电压值。使用单个理想电流源代替负载芯片，按照多路受控电压源的各路电源模块所分担的输出电流的总和来设置所述单个理想电流源的总输出电流值，并且使用多个带内阻的理想电压源代替多路受控电压源的多个电源模块，由此进行电源完整性仿真，以得到负载芯片到各电源模块的直流压降，从而得到各电源模块的输出电流。
-
公开(公告)号：CN102104008B
公开(公告)日：2013-04-24
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN103049586A
公开(公告)日：2013-04-17
申请号：CN201110309029.4
申请日：2011-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括：基于负载芯片的电学特性，获取电源分配系统对所述负载芯片的时域翻转电流；将所述时域翻转电流转换为频域翻转电流；获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案，得到了电源分配系统的准确的目标阻抗，防止了对电源分配系统的去耦电容的过设计，减小了电源分配系统的成本。
-
公开(公告)号：CN102104008A
公开(公告)日：2011-06-22
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
Patent Agency Ranking
公开(公告)号：CN113125855B
公开(公告)日：2023-02-28
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN110620965B
公开(公告)日：2021-10-29
申请号：CN201910867711.1
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: H04L12/931 , H04L12/04
Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。
-
公开(公告)号：CN110727631A
公开(公告)日：2020-01-24
申请号：CN201910863825.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/08
Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近，使左中板、右中板能够形成一个面；在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件；在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件，使水平交换插件能够同时与左中板、右中板连接，在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件，使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度，降低节点与交换芯片互连传输距离，提高了互连速率。
-
公开(公告)号：CN110676185A
公开(公告)日：2020-01-10
申请号：CN201910865330.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种细节距BGA新型封装结构与滤波电容设计方法，其特征在于，包括以下步骤：（1）、设计BGA封装基板正面安装滤波电容；（2）、设计BGA封装引脚分配；（3）、设计封装基板背面的滤波电容布设区域。采用本新型BGA封装结构与滤波电容设计方法，解决了因细节距BGA封装焊球高度受限带来的封装电容布局难题，为细节距BGA封装增加了封装背面电容，有效降低了封装电源分配系统电源阻抗特性，达到提高封装电源完整性的目的。
-
公开(公告)号：CN102890961B
公开(公告)日：2015-08-12
申请号：CN201210372431.1
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G11C11/413
Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.05 seconds)
