公开(公告)号：CN103035522B

公开(公告)日：2016-03-23

申请号：CN201210270691.8

申请日：2012-07-31

Applicant: 富士通株式会社

Inventor： 美浓浦优一 ,  冈本直哉 ,  吉川俊英 ,  牧山刚三 ,  多木俊裕

IPC: H01L21/335 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/66212 ,  H01L29/7787 ,  H01L29/872 ,  H02M1/4225 ,  H02M3/33569 ,  H02M2001/007 ,  Y02B70/126

Abstract: 在化合物半导体层叠结构上形成钝化膜，通过干蚀刻来使钝化膜的电极形成预定位置变薄，通过湿蚀刻来穿透钝化膜的变薄部分以形成开口，并且在钝化膜上形成栅电极，使得电极材料嵌入该开口。

公开(公告)号：CN102456730B

公开(公告)日：2016-02-03

申请号：CN201110326799.X

申请日：2011-10-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  金村雅仁 ,  中村哲一 ,  宫岛丰生 ,  武田正行 ,  渡部庆二 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  今田忠纮

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/517 ,  H01L21/0228 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；源电极和漏电极，形成在所述第二半导体层上；绝缘膜，形成在所述第二半导体层上；栅电极，形成在所述绝缘膜上；以及保护膜，覆盖所述绝缘膜，所述保护膜是通过热CVD、热ALD或真空气相沉积形成的。利用本发明，在于栅电极与半导体层之间插入了绝缘膜、并且覆盖有绝缘保护膜的半导体器件中，能够维持足够程度的绝缘强度。

公开(公告)号：CN103229283B

公开(公告)日：2016-01-20

申请号：CN201080070366.6

申请日：2010-11-26

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  尾崎史朗 ,  武田正行 ,  宫岛豊生 ,  多木俊裕 ,  金村雅仁 ,  今西健治 ,  吉川俊英 ,  渡部庆二

IPC: H01L21/338 ,  H01L21/316 ,  H01L21/318 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/28264 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

公开(公告)号：CN102569376B

公开(公告)日：2015-11-25

申请号：CN201110352602.X

申请日：2011-11-07

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  远藤浩

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7788 ,  H01L21/28008 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/4903

Abstract: 本发明提供一种半导体装置以及制造半导体装置的方法，该半导体装置包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；栅槽，通过去除所述第二半导体层的至少一部分而形成；绝缘膜，形成在所述栅槽和所述第二半导体层上；栅极，经由所述绝缘膜而形成在所述栅槽上；源极和漏极，形成在所述第一半导体层和所述第二半导体层之一上；以及含氟区域，形成在与形成所述栅槽的区域相对应的所述第一半导体层的一部分、以及与形成所述栅槽的区域相对应的所述第二半导体层的一部分的至少之一中。根据本发明的半导体装置可获得常关特性，并且可提高半导体装置的产量并且实现稳定操作特性。

公开(公告)号：CN102569379B

公开(公告)日：2015-09-09

申请号：CN201110408970.1

申请日：2011-12-06

Applicant: 富士通株式会社

Inventor： 远藤浩 ,  多木俊裕 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66462 ,  H01L29/7839 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257

Abstract: 本发明公开了一种半导体器件以及用于制造半导体器件的方法，该半导体器件包括：第一半导体层，置于衬底的上方；第二半导体层，置于第一半导体层的上方；栅极凹陷，通过去除部分或全部的第二半导体层而置于第一半导体层上方的预定区域中；绝缘膜，置于栅极凹陷和第二半导体层的上方；栅极，置于栅极凹陷的上方，在栅极与栅极凹陷之间具有绝缘膜；源极和漏极，置于第一半导体层或第二半导体层的上方，其中，栅极凹陷的中心部分高于栅极凹陷的周边部分。

公开(公告)号：CN102651385B

公开(公告)日：2014-11-19

申请号：CN201110451784.6

申请日：2011-12-29

Applicant: 富士通株式会社

Inventor： 美浓浦优一 ,  吉川俊英 ,  多木俊裕

IPC: H01L29/36 ,  H01L29/778 ,  H01L21/265 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/2654 ,  H01L29/0603 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42356 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/66462

Abstract: 将选自例如Fe、C、B、Ti、Cr中的至少一种杂质从化合物半导体叠层结构的背面引入化合物半导体叠层结构的至少一个缓冲层中，以使缓冲层的电阻值变高。

公开(公告)号：CN102487081B

公开(公告)日：2014-10-08

申请号：CN201110402775.8

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 宫岛豊生 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  金村雅仁

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/7787

Abstract: 一种化合物半导体器件及制造方法，该半导体器件包括：电子传输层，形成在衬底上方；电子供应层，形成在电子传输层上方；及覆盖层，形成在电子供应层上方。该覆盖层包括：包含GaN的第一化合物半导体层；包含AlN的第二化合物半导体层，其形成在第一化合物半导体层上方；包含GaN的第三化合物半导体层，其形成在第二化合物半导体层上方；及第一包含AlGaN层和第二包含AlGaN层中的至少一个，第一包含AlGaN层形成在第一化合物半导体层和第二化合物半导体层之间且其中Al含量朝第二化合物半导体层增大，第二包含AlGaN层形成在第二化合物半导体层和第三化合物半导体层之间且其中Al含量朝第二化合物半导体层增大。本发明可抑制栅极漏电流和耐压降低、及/或可抑制电流崩塌。

公开(公告)号：CN103035702A

公开(公告)日：2013-04-10

申请号：CN201210269621.0

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 冈本直哉 ,  牧山刚三 ,  多木俊裕 ,  美浓浦优一 ,  尾崎史朗 ,  宫岛丰生

IPC: H01L29/778 ,  H01L29/49 ,  H01L21/335 ,  H01L29/872 ,  H01L21/329

CPC classification number: H01L21/31144 ,  H01L21/28 ,  H01L21/28581 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种化合物半导体器件及其制造方法。一种化合物半导体器件，包括：化合物半导体层叠结构、形成在化合物半导体层叠结构上并且具有通孔的钝化膜和形成在钝化膜上以填塞通孔的栅电极。在栅电极中形成有不同的晶体取向之间的晶界，晶界的起点设置成与钝化膜的平坦表面上的通孔间隔开。

公开(公告)号：CN102487079A

公开(公告)日：2012-06-06

申请号：CN201110342603.6

申请日：2011-10-28

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中村哲一 ,  多木俊裕 ,  金村雅仁

IPC: H01L29/778 ,  H01L21/335 ,  H02M5/10 ,  H03F3/189

CPC classification number: H01L29/7788 ,  H01L21/02057 ,  H01L21/283 ,  H01L21/306 ,  H01L21/30621 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7787 ,  H03F1/3247

Abstract: 本发明涉及一种化合物半导体器件及其制造方法，该方法在包括电极沟槽的内壁表面的化合物半导体层的表面上，去除由于为了形成电极沟槽所进行的干蚀刻而产生的蚀刻残留物和变质物，并且用氟来终止化合物半导体。经由栅绝缘膜将栅极金属埋置在电极沟槽中，或者将栅极金属直接地埋置在电极沟槽中，从而形成栅极。本发明的化合物半导体器件能够提供高的晶体管特性：其化合物半导体层的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。

公开(公告)号：CN102456730A

公开(公告)日：2012-05-16

申请号：CN201110326799.X

申请日：2011-10-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  金村雅仁 ,  中村哲一 ,  宫岛丰生 ,  武田正行 ,  渡部庆二 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  今田忠纮

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/517 ,  H01L21/0228 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；源电极和漏电极，形成在所述第二半导体层上；绝缘膜，形成在所述第二半导体层上；栅电极，形成在所述绝缘膜上；以及保护膜，覆盖所述绝缘膜，所述保护膜是通过热CVD、热ALD或真空气相沉积形成的。利用本发明，在于栅电极与半导体层之间插入了绝缘膜、并且覆盖有绝缘保护膜的半导体器件中，能够维持足够程度的绝缘强度。