-
公开(公告)号:CN1463038A
公开(公告)日:2003-12-24
申请号:CN03104458.1
申请日:2003-02-14
Applicant: 富士通株式会社
CPC classification number: H01L2224/04105 , H01L2224/19 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/92224 , H01L2924/01006 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/00 , H01L2924/00012
Abstract: 本申请公开了一种半导体器件及其制造方法。在该半导体器件中,当半导体芯片并列地排列时,多个半导体芯片的每一个的电路形成表面可以容易地置于齐平的平面上,由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围,树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成表面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成表面。
-
公开(公告)号:CN1926684A
公开(公告)日:2007-03-07
申请号:CN200480042472.8
申请日:2004-06-07
Applicant: 富士通株式会社
IPC: H01L25/065 , H01L27/04 , H01L21/82
Abstract: 在内置有为了防止电源电位或接地电位的变动而使用的去耦电容器的半导体装置及其制造方法中,利用简单且低成本的方法来实现小型化、高性能化。根据本发明的半导体装置包括:设置有电源用电极和接地用电极的基板;在与第二半导体芯片相对向的面侧上形成第一导体层并配置在基板上的第一半导体芯片;在与第一半导体芯片相对向的面侧上形成第二导体层并配置在第一半导体芯片上的第二半导体芯片;夹在第一导体层和第二导体层之间来粘合第一半导体芯片和第二半导体芯片的粘合剂层。该半导体装置中,粘合剂层和第一及第二导体层作为电容器来发挥功能。
-
公开(公告)号:CN1440073A
公开(公告)日:2003-09-03
申请号:CN02147180.0
申请日:2002-10-25
Applicant: 富士通株式会社
CPC classification number: H01L21/6835 , H01L21/4846 , H01L21/563 , H01L23/147 , H01L23/3121 , H01L23/49822 , H01L24/16 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2221/68345 , H01L2224/05568 , H01L2224/05573 , H01L2224/13099 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/4809 , H01L2224/48095 , H01L2224/48227 , H01L2224/48465 , H01L2224/73203 , H01L2224/73204 , H01L2224/73265 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/09701 , H01L2924/15311 , H01L2924/15787 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2224/05599
Abstract: 一种半导体器件基底具有小间距的细小端点并且能够容易地以低廉费用生产而不需要使用特殊过程。一个安装端具有棱锥形状并且延伸于硅基底的前表面和背面之间。该安装端的一端自硅基底的背面伸出。一层布线层被形成于在硅基底的前表面上。该布线层包括一层电气上连至安装端的导电层。
-
公开(公告)号:CN1431709A
公开(公告)日:2003-07-23
申请号:CN02151866.1
申请日:2002-12-13
Applicant: 富士通株式会社
CPC classification number: H01L27/08 , H01F17/0006 , H01F17/0013 , H01F27/292 , H01F27/362 , H01L23/5227 , H01L23/552 , H01L23/66 , H01L28/10 , H01L2224/05001 , H01L2224/05008 , H01L2224/05011 , H01L2224/05022 , H01L2224/05024 , H01L2224/16 , H01L2924/01078 , H01L2924/3011 , H01L2924/3025
Abstract: 本发明实现了最小化的电子器件,并在最小化时能保持其高可靠性。为此,该电子器件具有电子电路,包括:具有其上形成一部分电子电路的电路形成表面的衬底;形成在电路形成表面上的聚酰亚胺层;以及构成另一部分电子电路的螺旋形电感器,由聚酰亚胺层上的图形形成。
-
公开(公告)号:CN1079167C
公开(公告)日:2002-02-13
申请号:CN96104519.1
申请日:1996-04-10
Applicant: 富士通株式会社
IPC: H01L21/60
CPC classification number: H01L24/85 , B23K20/004 , B23K2101/40 , H01L24/03 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/78 , H01L2224/0401 , H01L2224/04042 , H01L2224/05599 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48095 , H01L2224/48137 , H01L2224/48247 , H01L2224/48464 , H01L2224/48465 , H01L2224/48471 , H01L2224/48475 , H01L2224/48479 , H01L2224/48599 , H01L2224/48699 , H01L2224/49109 , H01L2224/4945 , H01L2224/78301 , H01L2224/78302 , H01L2224/85009 , H01L2224/85045 , H01L2224/85051 , H01L2224/85186 , H01L2224/85191 , H01L2224/85205 , H01L2224/85951 , H01L2224/85986 , H01L2924/00014 , H01L2924/01013 , H01L2924/01079 , H01L2924/014 , H01L2924/15153 , H01L2924/1517 , H01L2924/181 , H01L2224/48227 , H01L2924/00 , H01L2924/00015 , H01L2924/00012 , H01L2224/4554 , H01L2224/85399
Abstract: 一种丝焊方法,包括:第一焊接工序,用来在金属丝中形成第一球形部分并把第一球形部分焊到第一被连接件上;球形部分形成工序,用来引导金属丝离开其被焊到内引线上的位置从而形成一预定的环,以及第二焊接工序,用于在金属丝的预定位置中形成第二球形部分;以及第二焊接工序,用于把第二球形部分焊接到作为第二被连接件的半导体元件的焊盘上。
-
-
-
-