-
公开(公告)号:CN104485133A
公开(公告)日:2015-04-01
申请号:CN201410746950.9
申请日:2014-12-08
Applicant: 安徽大学
IPC: G11C16/20
Abstract: 本发明公开了一种双列交错复制位线电路,其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上,在时钟信号有效时,与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电;随后,第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上,因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电,最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性,并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
-
公开(公告)号:CN119356639B
公开(公告)日:2025-03-11
申请号:CN202411920531.2
申请日:2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域,具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元;数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中,并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路,将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号:CN116434804A
公开(公告)日:2023-07-14
申请号:CN202310687758.6
申请日:2023-06-12
Applicant: 安徽大学
IPC: G11C11/419 , G11C16/10 , G11C16/26 , G06F11/14 , G11C7/10
Abstract: 本发明属于集成电路技术领域,具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4,NMOS管N1~N5,以及磁隧穿结MTJ1和MTJ2,其中,P1、P2、N1、N2、N4、N5构成6T单元,其余构成NVM。NVM中,MTJ1正向接存储节点Q,反向接N3和P3的源极;MTJ2正向接存储节点QB,反向接N3和P4的源极。P3和P4的漏极接小电源VDD2;P3和P4的栅极接第一控制信号;N3的栅极接第二控制信号。模式切换电路包括两个反向器,两个与门,一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。
-
公开(公告)号:CN116340150A
公开(公告)日:2023-06-27
申请号:CN202310181903.3
申请日:2023-02-24
Applicant: 安徽大学
Abstract: 本发明设计集成电路设计领域,具体涉及一种基于UVM的可重用的寄存器性能交互验证系统及其应用。该验证系统应用于一个包含主机和从机的验证设备中。验证系统采用system verilog语言编写,并基于UVM库创建,运行于验证设备的主机中。从机与主机采用接口通信连接;从机为使用verilog或者system verilog语言编写的RTL设计方案。本发明提供的寄存器性能交互验证系统包括:配置模块、测试用例模块、激励序列库模块、验证层,以及事务级建模通信单元。该验证系统不用更改内部代码,只需要对主、从机之间的通信内容进行配置即可用于其它项目验证。因此,本发明可以解决现有芯片设计过程中,验证系统和工具在不同项目间无法重用导致的项目的仿真和验证成本较高的问题。
-
公开(公告)号:CN116312678A
公开(公告)日:2023-06-23
申请号:CN202310095006.0
申请日:2023-02-10
Applicant: 安徽大学
Abstract: 本发明属于集成电路技术领域,具体涉及一种读裕度增强型存储阵列、读操作时序控制电路及存储器。该型该型读裕度增强型存储阵列由原始存储阵列和正反馈阵列构成,原始存储阵列下方多个正反馈单元。正反馈单元由两个开关以及两个NMOS管构成。读操作时序控制电路包括复制阵列和逻辑控制单元。复制阵列与存储阵列相同,逻辑控制单元包括两个反相器。读操作时序控制电路用于根据接收到的一个与字线WL同步激活的使能信号EN1,生成一个按照预设时间间隔Δt延时的控制信号SAEN。存储器即为应用前述读裕度增强型存储阵列和读操作时序控制电路的存储器。本发明解决了现有STT‑MRAM存储器因信号读取阶段的采样窗口过窄和分布时机分散造成的数据读可靠性不足的问题。
-
公开(公告)号:CN115995251A
公开(公告)日:2023-04-21
申请号:CN202211658343.8
申请日:2022-12-22
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明涉及静态随机存储器技术领域,更具体的,涉及一种低功耗数据休眠可恢复的11T‑SRAM单元电路,以及采用该种电路布局的模块。本发明的11T‑SRAM单元电路中N1、N2、P4、P5构成反馈支路,利用存储节点QB点的存储数据,通过N2或P4,使N1或P5关闭,使本单元电路进入休眠状态。本发明利用电路本身的存储数据“0”或“1”,通过反馈支路使N1或者P5处于关闭状态,从而切断单元电路和VDD或GND之间的连接,使电路进入休眠状态,降低了存储单元的静态功耗;并且休眠后的数据可通过信号的调整,使存储节点Q、QB的电平恢复到原来状态,不会造成功能性错误。
-
公开(公告)号:CN115954029A
公开(公告)日:2023-04-11
申请号:CN202310026356.1
申请日:2023-01-09
Applicant: 安徽大学
IPC: G11C11/419 , G11C11/02 , G11C7/18 , G11C8/14
Abstract: 本发明涉及静态随机存储器技术领域,更具体的,涉及多比特运算模块,以及使用了该模块的存内计算电路结构。本发明的多比特运算模块通过计算位线负载电容的放电累加完成了多比特乘累加运算,分比特权重和分离全局位线的设计具有良好的计算并行度和稳定性,具有较高的推理精度,且与后续的量化单元模块配合获得量化输出,可支持深度神经网络中多比特MAC运算。
-
公开(公告)号:CN115472196A
公开(公告)日:2022-12-13
申请号:CN202211124008.X
申请日:2022-09-15
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种在内存中实现迭代式或计算的10T SRAM电路,所述电路以10TSRAM单元为基本单元设置n行n列的内存单元,每个10T SRAM单元包括上半部分、中间部分和下半部分,PMOS晶体管M1和M2,NMOS晶体管M3和M4构成上半部分;NMOS晶体管M5和M6构成中间部分;PMOS晶体管M7和M8,NMOS晶体管M9和M10构成下半部分;上半部分和下半部分作为两个4T SRAM单元存储,中间部分作为开关使用。该电路不仅能够实现多行数据的或计算,也能实现一个单元存储上下均可存储数据的功能,打破了空间上对计算的限制。
-
公开(公告)号:CN104299644B
公开(公告)日:2017-05-03
申请号:CN201410577373.5
申请日:2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路,该电路可以消除半选问题,同时解决读半选问题和写半选问题,不会带来稳定性问题,同时没有额外的功耗消耗,实验测得当列译码单元(CMUX)为4时,总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3%和88.2%;同时,该电路大幅提高读噪声容限,使读噪声容限与保持状态噪声容限类似,达到了传统6T的读噪声容限的2.3倍;另外,该电路通过打断反相器反馈结构使得写裕度有所提高,达到了传统6T SRAM单元的1.41倍。
-
公开(公告)号:CN119692261B
公开(公告)日:2025-05-06
申请号:CN202510192343.0
申请日:2025-02-21
Applicant: 安徽大学
IPC: G06F30/32
Abstract: 本发明公开了用于电荷域SRAM存内计算的混合ADC电路及模块,涉及集成电路设计技术领域。本发明的混合ADC电路包括:参考电压选择器、数模转换器、动态比较器、移位寄存器、译码器、逐次逼近控制逻辑、随机数发生器、2个输入开关。本发明将对模拟信号的6bit量化过程分成:先进行高3bit量化、再进行低3bit量化。本发明充分复用了参考电压来进行高3bit量化,大大降低了电路所需的电容数量,节省了电路的面积开销、功耗;本发明使用随机数发生器来控制数模转换器工作,使其在进行低3bit量化时将量化出的结果作为概率比特流,以进行随机域中的串行计算,能够有效降低外围移位累加电路的面积开销及功耗。
-
-
-
-
-
-
-
-
-