-
公开(公告)号：CN104485133B
公开(公告)日：2017-10-13
申请号：CN201410746950.9
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C16/20
Abstract: 本发明公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
-
公开(公告)号：CN104575590A
公开(公告)日：2015-04-29
申请号：CN201510017119.4
申请日：2015-01-13
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种双端流水线型复制位线电路，其具体实现根据流水次数不同有两种实现方式，该电路能够降低SRAM中灵敏放大器控制时序产生电路的工艺偏差，即提高了SRAM中灵敏放大器控制时序产生电路的工艺容忍能力，可以在不影响位线预充时间、不大幅度增大设计面积的情况下将工艺偏差降低为传统复制位线的且为了保证本发明电路的平均延迟与传统复制位线电路的相等，则有流水次数N＝M*K，且当M＝1时，即复制位线长度与传统相等时，得到SAE的工艺偏差最小，为传统复制位线产生的SAE的偏差的1/N。
-
公开(公告)号：CN104299644A
公开(公告)日：2015-01-21
申请号：CN201410577373.5
申请日：2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
CPC classification number: G11C11/419
Abstract: 本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路可以消除半选问题，同时解决读半选问题和写半选问题，不会带来稳定性问题，同时没有额外的功耗消耗，实验测得当列译码单元(CMUX)为4时，总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3％和88.2％；同时，该电路大幅提高读噪声容限，使读噪声容限与保持状态噪声容限类似，达到了传统6T的读噪声容限的2.3倍；另外，该电路通过打断反相器反馈结构使得写裕度有所提高，达到了传统6T SRAM单元的1.41倍。
-
公开(公告)号：CN104464793B
公开(公告)日：2017-06-16
申请号：CN201410746948.1
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C11/412 , G11C7/18
Abstract: 本发明公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。
-
公开(公告)号：CN104464793A
公开(公告)日：2015-03-25
申请号：CN201410746948.1
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C11/412 , G11C7/18
Abstract: 本发明公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。
-
Patent Agency Ranking
公开(公告)号：CN104575590B
公开(公告)日：2017-06-09
申请号：CN201510017119.4
申请日：2015-01-13
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种双端流水线型复制位线电路，其具体实现根据流水次数不同有两种实现方式，该电路能够降低SRAM中灵敏放大器控制时序产生电路的工艺偏差，即提高了SRAM中灵敏放大器控制时序产生电路的工艺容忍能力，可以在不影响位线预充时间、不大幅度增大设计面积的情况下将工艺偏差降低为传统复制位线的且为了保证本发明电路的平均延迟与传统复制位线电路的相等，则有流水次数N＝M*K，且当M＝1时，即复制位线长度与传统相等时，得到SAE的工艺偏差最小，为传统复制位线产生的SAE的偏差的1/N。
-
公开(公告)号：CN104485133A
公开(公告)日：2015-04-01
申请号：CN201410746950.9
申请日：2014-12-08
Applicant: 安徽大学
IPC: G11C16/20
Abstract: 本发明公开了一种双列交错复制位线电路，其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上，在时钟信号有效时，与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上，因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性，并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。
-
公开(公告)号：CN104354859A
公开(公告)日：2015-02-18
申请号：CN201410570929.8
申请日：2014-10-23
Applicant: 安徽大学
IPC: B64C27/08
Abstract: 本发明公开了一种可避障的微型探测飞行器，包括机身，机身下部装有四个电机脚架，四个电机脚架两两对角呈X状支撑在机身上，每个电机脚架内装有真空杯电机，真空杯电机的轴上装有螺旋桨；机身的上部设有一个采集摄像头，机身的四个侧面分别设有红外避障仪，机身的下部设有超声波测距仪；机身内部设有控制模块、电源组、SD存储卡等。起飞后自动检测各个方向的障碍物，自主避免与墙壁或其他障碍物的碰撞，可以更好的完成探测作业。
-
公开(公告)号：CN104299644B
公开(公告)日：2017-05-03
申请号：CN201410577373.5
申请日：2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路可以消除半选问题，同时解决读半选问题和写半选问题，不会带来稳定性问题，同时没有额外的功耗消耗，实验测得当列译码单元(CMUX)为4时，总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3％和88.2％；同时，该电路大幅提高读噪声容限，使读噪声容限与保持状态噪声容限类似，达到了传统6T的读噪声容限的2.3倍；另外，该电路通过打断反相器反馈结构使得写裕度有所提高，达到了传统6T SRAM单元的1.41倍。
-
公开(公告)号：CN104354859B
公开(公告)日：2017-02-15
申请号：CN201410570929.8
申请日：2014-10-23
Applicant: 安徽大学
IPC: B64C27/08
Abstract: 本发明公开了一种可避障的微型探测飞行器，包括机身，机身下部装有四个电机脚架，四个电机脚架两两对角呈X状支撑在机身上，每个电机脚架内装有真空杯电机，真空杯电机的轴上装有螺旋桨；机身的上部设有一个采集摄像头，机身的四个侧面分别设有红外避障仪，机身的下部设有超声波测距仪；机身内部设有控制模块、电源组、SD存储卡等。起飞后自动检测各个方向的障碍物，自主避免与墙壁或其他障碍物的碰撞，可以更好的完成探测作业。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
