-
公开(公告)号：CN117203768A
公开(公告)日：2023-12-08
申请号：CN202280017918.X
申请日：2022-02-22
Applicant: 国际商业机器公司
IPC: H01L27/092
Abstract: 一种半导体结构及其制造方法，包括位于半导体衬底上的沟道纳米片之间的内间隔物，位于半导体结构的第一侧上的内间隔物的第一部分和位于与第一侧相对的第二侧上的内间隔物的第二部分，第一侧上的内间隔物的第一部分包括从内间隔物的第一部分的中间顶表面向外延伸的突出区域，以及与内间隔物直接接触的金属栅极堆叠，内间隔物的第一部分包括夹断金属栅极堆叠以增加第一侧上的阈值电压的突出区域。
-
公开(公告)号：CN116830201A
公开(公告)日：2023-09-29
申请号：CN202180083147.X
申请日：2021-11-10
Applicant: 国际商业机器公司
Inventor： 龚南博 , 安藤崇志 , R·L·布鲁斯 , A·雷茨尼采克 , B·赫克马绍尔塔巴里
IPC: G11C13/00
Abstract: 一种结构，包括底部电极(104)、垂直对准的相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(106)。一种结构，包括底部电极(104)、相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(118)、以及第二阻挡层(120，所述第二阻挡层将所述双向阈值切换层(118)与顶部电极(122)物理地分离。一种方法，包括：形成包括衬里的结构，所述衬里在第一阻挡层(108)上方垂直对准，所述第一阻挡层(108)在相变材料层(106)上方垂直对准，所述相变材料层(106)在底部电极(104)上方垂直对准；形成围绕所述结构的电介质(114)；以及在所述第一阻挡层(108)上形成双向阈值切换层(118)，所述双向阈值切换层(118)的垂直侧表面与所述第一阻挡层(108)、所述相变材料层(106)和所述底部电极(104)垂直对准。
-
公开(公告)号：CN114207779B9
公开(公告)日：2023-09-22
申请号：CN202080055445.3
申请日：2020-07-20
Applicant: 国际商业机器公司
Abstract: 后段制程(BEOL)兼容金属-绝缘体-金属的片上解耦电容器(MMCAP)。该BEOL兼容处理包括在形成顶部电极(302)之前用于在MIM堆叠的绝缘体层(102)中引入非晶体到立方体的相变的热处理。形成底部电极层(104)，并且在底部电极层(104)的表面上形成绝缘体层(102)。绝缘体层(102)可以包括非晶电介质材料。热处理绝缘体层(102)，使得非晶电介质材料经历立方相变，从而形成立方相电介质材料。在绝缘体层(102)的立方相电介质材料的表面上形成顶部电极层(302)。
-
公开(公告)号：CN116548082A
公开(公告)日：2023-08-04
申请号：CN202180077627.5
申请日：2021-11-03
Applicant: 国际商业机器公司
Abstract: 提供了一种电阻随机存取存储器(ReRAM)器件。该ReRAM器件(100)包括堆叠结构，该堆叠结构包括第一电极(126)、与第一电极接触的金属氧化物层(128)、以及与金属氧化物(128)层接触的第二电极(130)。通过离子注入来修改堆叠结构的一部分，并且堆叠结构的修改部分从堆叠结构的边缘偏移。
-
公开(公告)号：CN116548081A
公开(公告)日：2023-08-04
申请号：CN202180077623.7
申请日：2021-10-11
Applicant: 国际商业机器公司
Abstract: 提供了一种电阻式随机存取存储器(ReRAM)器件。该ReRAM器件包括第一电极、与第一电极接触的第一电阻结构、与第一电阻结构接触的介电层、以及与介电层接触的第二电阻结构。第二电阻结构包括电阻材料层和高功函数金属芯。ReRAM器件还包括与第二电阻结构接触的第二电极。
-
Patent Agency Ranking
公开(公告)号：CN116472614A
公开(公告)日：2023-07-21
申请号：CN202180077996.4
申请日：2021-11-15
Applicant: 国际商业机器公司
IPC: H01L29/423
Abstract: 提供一种铁电场效晶体管(FeFET)。该FeFET包括掩埋氧化物(BOX)层；纳米线层，其包括在所述FeFET的源极和漏极区处的所述BOX层上形成的衬垫，以及在所述衬垫之间并且在所述BOX层中形成的凹陷之上延伸的纳米线芯；覆盖所述纳米线芯的金属电极；铁电层，其覆盖所述金属电极；界面层，覆盖该铁电层；以及形成在FeFET的沟道区之上的多晶硅层，该多晶硅层覆盖界面层。
-
-
公开(公告)号：CN114846621A
公开(公告)日：2022-08-02
申请号：CN202080087723.3
申请日：2020-12-04
Applicant: 国际商业机器公司
Inventor： A.雷兹尼塞克 , B.赫克马特肖亚塔巴里 , 安藤崇志
IPC: H01L29/66
Abstract: 一种双晶体管二电阻器(2T2R)电阻式随机存取存储器(ReRAM)结构及其形成方法，包括形成在衬底(102)上的两个垂直场效应晶体管(VFET)，每个VFET包括位于沟道区(302)上方和电介质盖(308)下方的外延区(410)。外延区(410)包括水平延伸超过沟道区(302)的两个相对的三角形突出区。金属栅极材料(602)设置在沟道区(302)上和沟道区(302)周围。金属栅极材料(602)的一部分位于两个VFET之间。ReRAM堆叠体被沉积在与每个VFET的与位于两个VFET之间的金属栅极材料(602)的部分相对的一侧相邻的两个开口(1010)内。直接接触ReRAM堆叠体的外延区(410)的一部分作为ReRAM结构的底部电极。
-
公开(公告)号：CN114649399A
公开(公告)日：2022-06-21
申请号：CN202111435501.9
申请日：2021-11-29
Applicant: 国际商业机器公司
Abstract: 本发明涉及一种半导体结构。该半导体结构包括在衬底上的纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层以及围绕纳米片堆叠的第一子组的半导体沟道层的结晶化栅极电介质层、在结晶化栅极电介质的顶部上并且包围纳米片堆叠的第一子组的半导体沟道材料层的偶极层、以及由围绕纳米片堆叠的第二子组的半导体沟道层的扩散的偶极材料改性的栅极电介质。一种方法，包括在衬底上形成纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层，去除纳米片堆叠的组的牺牲半导体材料层，形成围绕纳米片堆叠的半导体沟道层的栅极电介质，以及结晶化纳米片堆叠的子组的栅极电介质。
-
公开(公告)号：CN114207779A
公开(公告)日：2022-03-18
申请号：CN202080055445.3
申请日：2020-07-20
Applicant: 国际商业机器公司
Abstract: 后段制程(BEOL)兼容金属‑绝缘体‑金属的片上解耦电容器(MMCAP)。该BEOL兼容处理包括在形成顶部电极(302)之前用于在MIM堆叠的绝缘体层(102)中引入非晶体到立方体的相变的热处理。形成底部电极层(104)，并且在底部电极层(104)的表面上形成绝缘体层(102)。绝缘体层(102)可以包括非晶电介质材料。热处理绝缘体层(102)，使得非晶电介质材料经历立方相变，从而形成立方相电介质材料。在绝缘体层(102)的立方相电介质材料的表面上形成顶部电极层(302)。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.033 seconds)
