-
公开(公告)号：CN105301284B
公开(公告)日：2018-05-18
申请号：CN201510727317.X
申请日：2015-10-30
Applicant: 哈尔滨工程大学
IPC: G01P15/08 , H03K19/0175
Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种低功耗数字加速度计接口电路系统。本发明包括驱动信号产生部、电荷积分器、前置补偿器、采样保持电路、三阶ΣΔ调制器和1位静电力反馈。四个部分可以不需要工作在高频下，而只需要工作于较低频率即可，可以大大降低对机械电容和寄生电容充放电功耗。三阶电学ΣΔ调制器中的运算放大器用反相器来替代，由于反相器可以在极低的静态电流下提供很宽的单位增益带宽，所以尽管105部具有很高的工作频率，但其功耗却大大降低了。
-
-
公开(公告)号：CN104660929A
公开(公告)日：2015-05-27
申请号：CN201510032730.4
申请日：2015-01-22
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及一种采用电压积分输出的电压积分型CMOS图像传感器。本发明采用电压积分输出的电压积分型CMOS图像传感器，包括光电传感器、电荷积分器、相关双采样或数字相关双采样装置、模数转换器，所述电荷积分器的输出信号经过电压积分器或数字累加器得到积分电压数字值。与电荷积分型CMOS图像传感器相比，本发明利用电荷积分电压在积分时间内所围成的面积来表征光强大小，不再受最大可容纳电荷量的限制，避免了高光条件下由于电荷积分饱和造成的信息损失。
-
公开(公告)号：CN102624397B
公开(公告)日：2014-12-17
申请号：CN201210077500.6
申请日：2012-03-22
Applicant: 哈尔滨工程大学
IPC: H03M3/02
Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种电容式微加速度计数字输出的全差分数字加速度计接口电路系统。本发明包括驱动信号产生部、全差分电荷积分器、全差分后级放大器、全差分前置补偿器、相关双采样与采样保持电路、全差分电学积分器、1位动态比较器、1位数模转换器和1位静电力反馈，本发明提高了加速度计系统线性度，有效降低了模数转换的量化噪声，抑制了零点漂移，减小了开关电荷注入和衬底噪声产生的共模干扰，提高了电源抑制比，减小了谐波失真。
-
公开(公告)号：CN104184478A
公开(公告)日：2014-12-03
申请号：CN201410386730.X
申请日：2014-08-07
Applicant: 哈尔滨工程大学
IPC: H03M3/02
Abstract: 本发明提供的是一种互补共源共栅反相器及增量Sigma-Delta模数转换电路。由二阶ΣΔ调制器(101)、降采样滤波器(102)、时钟信号产生电路(103)和低压-高压转换器(104)构成，二阶ΣΔ调制器(101)中的带复位端的开关电容积分器中包括互补共源共栅反相器，所述互补共源共栅反相器包括第一PMOS1管和第一NMOS1管，在第一PMOS1管和第一NMOS1管之间串联第二NMOS2管和第二PMOS2管，第二NMOS2管在上，第二NMOS2管的栅端接电源电压VDD，第二PMOS2管在下，第二PMOS2管栅端接地GND。本发明的ADC具有极低的功耗和可在低电源电压下工作的特点，适用于便携式仪器和测量等领域中。
-
Patent Agency Ranking
公开(公告)号：CN103579306A
公开(公告)日：2014-02-12
申请号：CN201310556342.7
申请日：2013-11-11
Applicant: 哈尔滨工程大学
CPC classification number: H01L29/78 , H01L29/0684
Abstract: 本发明公开了一种分裂栅型功率MOS器件，特别设计器件元胞中有源区中包含P柱。该版图中P柱位于每个独立台面结构中心，且为与台面边界平行的六边形柱体，被有源区中深沟槽包围。在不增加工艺难度的基础上，保证器件的击穿电压，改善器件导通电阻，提高器件的工作可靠性。
-
公开(公告)号：CN102148256B
公开(公告)日：2013-03-06
申请号：CN201110067484.8
申请日：2011-03-21
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/51 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种栅增强功率半导体场效应晶体管。包括漏区(201)、漂移区(202)、介质层(203)、分裂栅(204)、栅电极(205)、n+层(206)、源电极(207)、沟道区(208)，介质层(203)的K值是按一定规律分布的，即K值按照从源极到漏极方向越来越小。本发明通过用K值按照一定规律分布的介质层代替原来的侧氧结构，在不牺牲器件耐压的前提下，降低漏-源导通电阻。本发明与常规MOSFET工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
公开(公告)号：CN102931127A
公开(公告)日：2013-02-13
申请号：CN201210381906.3
申请日：2012-10-10
Applicant: 哈尔滨工程大学
IPC: H01L21/762
Abstract: 本发明的目的在于提供抗辐射加固浅槽隔离结构形成方法，包括在半导体衬底上通过刻蚀形成沟槽；在沟槽中淀积一定厚度的牺牲层；刻蚀去除沟槽底部的牺牲层；在沟槽中淀积填充二氧化硅；通过湿法腐蚀选择去除牺牲层，形成空气间隙层。本发明可提供一种降低制造成本、提高器件及电路可靠性，解决了由于辐射所引起泄漏电流增大问题的一种抗辐射加固浅槽隔离结构形成方法。
-
公开(公告)号：CN102915947A
公开(公告)日：2013-02-06
申请号：CN201210379409.X
申请日：2012-10-09
Applicant: 哈尔滨工程大学
IPC: H01L21/762 , H01L27/146
Abstract: 本发明涉及有源像素传感器领域，特别涉及一种将图像传感器中的部分耗尽（PD）型和全耗尽（FD）型MOS器件在同一绝缘体上硅（SOI）基底实现的SOI结构生成方法。本发明包括：在多晶硅衬底上形成第一氧化层；在第一氧化层上形成半绝缘多晶硅层：在半绝缘多晶硅层上刻蚀出沟槽；在刻蚀后的半绝缘多晶硅薄膜层上得到第二氧化层；刻蚀出一个贯穿至多晶硅衬底的窗口；形成顶层多晶硅层。本发明方法在实现了有源像素传感器中的部分耗尽（PD）型MOS管和全耗尽型（FD）型MOS管在同一SOI基底上制作，提高图像传感器热稳定性和抗辐射性能的同时，降低了工艺的复杂程度。
-
公开(公告)号：CN102208456A
公开(公告)日：2011-10-05
申请号：CN201110129276.6
申请日：2011-05-18
Applicant: 哈尔滨工程大学
IPC: H01L29/872 , H01L29/06
CPC classification number: H01L29/872
Abstract: 本发明提供的是一种叠置P+-P结势垒控制肖特基二极管。包括N+衬底区(100)、N型漂移区(101)、叠置P+-P结构P+部分(102)、阳极电极(104)、阴极电极(105)、二氧化硅层(106)、肖特基接触(107)、欧姆接触(108)，还包括叠置P+-P结构P部分(103)，叠置P+-P结构P+窗口部分(102)在叠置P+-P结构P窗口部分(103)上面。本发明在形成区域叠置P+-P结构P+部分前，形成类似JBS网状的一层相互分离的区域叠置P+-P结构P部分，在不牺牲器件正向导通特性的前提下，提高结势垒肖特基二极管器件的反向耐压，同时降低输出电容。本发明具有很强的可实施性，更易满足功率电子系统的应用要求。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.041 seconds)
