一种NAND Flash存储可靠性评估方法

    公开(公告)号:CN107817954A

    公开(公告)日:2018-03-20

    申请号:CN201711175059.4

    申请日:2017-11-22

    Abstract: 一种NAND Flash存储可靠性评估方法,涉及固态存储领域。本发明是为了解决现在缺少一种测试NAND Flash芯片可靠性的方法的问题。选取新的NAND Flash芯片,建立该芯片的编程时间随擦除及编程次数变化的模型;选取与步骤一型号相同的测试芯片,从该芯片中选取需要测试的数据块,对该数据块进行擦除及编程操作,并记录各数据块的编程时间;将步骤二中得到的编程时间带入步骤一中的模型中,得到测试芯片的擦除及编程次数,将得出的擦除及编程次数与芯片手册中该芯片所允许的编程及擦除次数比较,如果测试芯片的擦除及编程数次数大于芯片所允许的擦除及编程次数,说明测试芯片存储数据的可靠性降低。用于测试芯片可靠性。

    基于块保留区替换的坏块管理系统及管理方法

    公开(公告)号:CN104360958A

    公开(公告)日:2015-02-18

    申请号:CN201410752148.0

    申请日:2014-12-09

    Abstract: 基于块保留区替换的坏块管理系统及管理方法,属于固态存储技术领域。本发明解决了现有的现有的方法使用的是坏块跳过策略,只能适用于简单顺序存储操作的场合,对于有完整上层FTL管理算法的应用不具有普适性的问题。技术方案为:运用坏块保留区替换策略,将所有块分为用户数据块区和好块保留区,通过在FPGA片内RAM建立基于位索引的坏块标记表BBT(Bad Block Table)和块保留映射表RTT(Reserved translate table)实现坏块识别标记和坏块映射替换,同时将两表构成坏块信息表保存在NAND Flash中。本发明可应用于固态存储器SSD。

    一种面向TLC型NAND Flash的轻量化LDPC硬解码读时延降低方法及装置

    公开(公告)号:CN118711636B

    公开(公告)日:2025-02-07

    申请号:CN202410736519.X

    申请日:2024-06-07

    Abstract: 一种面向TLC型NAND Flash的轻量化LDPC硬解码读时延降低方法及装置,涉及固态储存领域。为解决现有技术中,当闪存中数据的原始比特错误率较高时,LDPC码译码不仅需要较多的感知电平,也需要大量的译码迭代次数,从而造成严重的读时延问题的技术问题,本发明提供的技术方案为:读时延降低方法,所述方法包括:采集储存器中块号,并确定特征字线号的步骤;读取特征字线的LSB页数据,并记录迭代次数的步骤;根据所述迭代次数,计算至少1个交叠区的电压偏移量的步骤;根据所述电压偏移量,调整读参考电压位置,并读取所有数据的步骤。根据该读时延降低方法实现的硬解码读时延降低方法。适合应用于TLC型NAND Flash的轻量化LDPC硬解码工作中。

    机载测试系统板卡间触发信号同步方法

    公开(公告)号:CN118611809A

    公开(公告)日:2024-09-06

    申请号:CN202410638291.0

    申请日:2024-05-22

    Abstract: 机载测试系统板卡间触发信号同步方法。涉及机载测试技术领域。为解决现有技术中存在的,现有技术中,尚未提出一种基于时间敏感网络技术的机载数据采集系统,用以克服传统测试系统的同步性能差、传输延迟高等问题的技术缺陷,本发明提供的技术方案为:机载测试系统板卡间触发信号同步方法,所述方法包括:采集触发任务的步骤。根据所述触发任务,确认对应的板卡和板卡功能的步骤;分发所述触发任务的步骤;采集1PPS信号的步骤;根据所述1PPS信号对触发任务的延迟进行补偿的步骤;在补偿结束后,所述触发任务对应的板卡响应所述触发任务的步骤。可以应用于飞机、航天器等载具的性能测试和数据采集工作中。

    多无线同步数采模块间的数据同步方法、数采装置

    公开(公告)号:CN115604809B

    公开(公告)日:2023-11-14

    申请号:CN202211114420.3

    申请日:2022-09-14

    Abstract: 多无线同步数采模块间的数据同步方法及装置、数采装置,涉及数据采集技术领域。针对现有技术中存在的,将多个无线同步采集模块级联并实现模块间采样数据同步成为目前无线类同步采集系统需要解决的问题,本发明提供的技术方案为:多无线同步数采模块间的数据同步方法,包括:同步所有采集模块中FPGA子模块的时钟数据;采集数模转换子模块发送的数据,将数据加入帧头、预设的递加帧数和数据位;采集所有采集模块的MCU子模块中的数据的步骤;按照帧头和帧数,分别对应每个采集模块并对数据进行缓存;采集帧数最高的数据作为标准,依次循环输出其余数据,所有数据的帧数都达到标准后,继续输出数据。适合应用于多无线同步采集模块间测量数据的同步中。

    一种基于MiniVPX构架的机载测试系统

    公开(公告)号:CN115543888A

    公开(公告)日:2022-12-30

    申请号:CN202211126299.6

    申请日:2022-09-16

    Abstract: 一种基于MiniVPX构架的机载测试系统涉及飞机机载测试系统技术领域。解决现有机载测试系统体积大的问题。本发明包括背板、主控板卡、功能板卡、电源板卡、存储板卡、转接板卡和触发板卡;背板包括双槽位接口单元、单槽位接口单元、PCIe总线、SMBus总线和SATA总线;主控板卡、电源板卡和转接板卡均嵌入在双槽位接口单元内,存储板卡、触发板卡和功能板卡均嵌入在单槽位接口单元内,主控板卡通过所述PCIe总线与所述功能板卡的数据端连接,主控板卡还通过SMBus总线与功能板卡的辅助数据端连接,存储板卡通过SATA总线与主控板卡连接,本发明适用于机载测试系统领域。

    一种基于存储信道噪声频谱特征的闪存可靠性评估及失效预警方法

    公开(公告)号:CN113314184A

    公开(公告)日:2021-08-27

    申请号:CN202110614615.3

    申请日:2021-06-02

    Abstract: 本发明提出了一种基于闪存存储信道噪声频谱特征的可靠性评估及失效预警方法,所述方法对被监测闪存进行连续读操作,读取原始误码率数据;将测试数据进行时域频域转换,获取闪存信道噪声频谱特征;判断闪存信道噪声频谱特征的功率谱密度是否超过阈值;本发明能够迅速获取当前存储信道的噪声数据,能够利用噪声频谱特征对闪存当前数据可靠性进行评估及失效预警;不仅可以在不影响闪存正常工作的前提下实现全时段的内部数据可靠性监测并及时做出失效预警,还可以利用噪声频率熵函数计算阈值电压重叠区域的存储比特可靠度,对闪存存储比特LLR表进行动态更新。

Patent Agency Ranking