公开(公告)号：CN114078860A

公开(公告)日：2022-02-22

申请号：CN202110678214.4

申请日：2021-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  陈海清 ,  林仲德

IPC: H01L27/11507 ,  H01L27/11514 ,  H01L27/1159 ,  H01L27/11597

Abstract: 集成电路器件包括利用无氯前体形成的铁电层。该铁电材料可以是成分HFxZr1‑xO2。铁电层可以用于存储器器件，诸如铁电场效应晶体管(FeFET)。利用无氯前体形成的铁电层没有氯残留。氯的缺乏改善了与时间相关的介电击穿(TDDB)和偏置温度不稳定性(BTI)。本申请的实施例还涉及形成集成电路器件的方法。

公开(公告)号：CN112242376A

公开(公告)日：2021-01-19

申请号：CN202010321739.8

申请日：2020-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨世海 ,  黄彦杰 ,  游佳达

IPC: H01L23/522 ,  H01L21/768

Abstract: 本公开实施例关于半导体装置与其形成方法，更特别关于半导体结构中单位面积的电容增加的三维金属‑绝缘层‑金属电容器结构。金属‑绝缘层‑金属结构包括基板；氧化物层形成于基板上；以及第一金属层形成于氧化物层上。第一金属层包括多个芯形成于第一金属层的表面上。金属‑绝缘层‑金属结构亦包括介电层形成于第一金属层与芯上；第二金属层形成于介电层上；以及一或多个内连线结构，电性连接至第一金属层与第二金属层。

公开(公告)号：CN102403017B

公开(公告)日：2015-04-08

申请号：CN201110268858.2

申请日：2011-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈柏宏 ,  王清煌 ,  黄彦杰 ,  林松杰 ,  许国原

IPC: G11C5/02

CPC classification number: G11C17/165

Abstract: 一些实施例关于存储阵列，该存储阵列包括排列成行和列的多个eFuse存储器单元，多个位线，以及多个字线。列包括位线选择器，与位线选择器连接的位线，以及多个eFuse存储器单元。该列的eFuse存储器单元包括PMOS晶体管和eFuse。PMOS晶体管的漏极与eFuse的第一端连接。PMOS晶体管的栅极与字线连接。所述PMOS晶体管的源极与列的位线连接。

公开(公告)号：CN102403017A

公开(公告)日：2012-04-04

申请号：CN201110268858.2

申请日：2011-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈柏宏 ,  王清煌 ,  黄彦杰 ,  林松杰 ,  许国原

IPC: G11C5/02

CPC classification number: G11C17/165

Abstract: 一些实施例关于存储器阵列，该存储器阵列包括排列成行和列的多个eFuse存储器单元，多个位线，以及多个字线。列包括位线选择器，与位线选择器连接的位线，以及多个eFuse存储器单元。该列的eFuse存储器单元包括PMOS晶体管和eFuse。PMOS晶体管的漏极与eFuse的第一端连接。PMOS晶体管的栅极与字线连接。所述PMOS晶体管的源极与列的位线连接。

公开(公告)号：CN118866688A

公开(公告)日：2024-10-29

申请号：CN202410871815.0

申请日：2024-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  黄怀莹 ,  邱维刚 ,  施昱全 ,  吕俊颉 ,  林佑明

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/51 ,  H10B51/30

Abstract: 本发明实施例可藉由以下方法来形成半导体装置结构：形成层堆叠，层堆叠包括连续底部电极材料层、连续介电层及连续介电金属氧化物层；藉由将氧原子并入至连续介电金属氧化物层的顶表面部分中来增大连续介电金属氧化物层的顶表面部分中的氧对金属比率；在连续介电金属氧化物层之上沉积连续半导体层；以及对连续半导体层及层堆叠进行图案化，以形成经图案化层堆叠，经图案化层堆叠包括底部电极、介电层、介电金属氧化物层及半导体层。

公开(公告)号：CN115472684A

公开(公告)日：2022-12-13

申请号：CN202210824828.3

申请日：2022-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  陈海清 ,  林仲德

IPC: H01L29/49 ,  H01L29/78 ,  H01L27/11585

Abstract: 一种集成芯片包含位于一基板上的一半导体层。一对源极/漏极沿着上述半导体层排列。一第一金属层位在上述基板上。一第二金属层位在上述第一金属层上。一铁电层位在上述第二金属层上。上述第一金属层具有一第一晶体方向，上述第二金属层具有与上述第一晶体方向不同的一第二晶体方向。

公开(公告)号：CN114975617A

公开(公告)日：2022-08-30

申请号：CN202210322710.0

申请日：2022-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林柏廷 ,  廖崧甫 ,  黄彦杰 ,  陈海清 ,  林佑明 ,  林仲德

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 铁电场效晶体管装置，包括使用原子层沉积(ALD)沉积的铁电材料层。借由控制ALD沉积序列的参数，可以设计铁电层的晶体结构和铁电特性。包括相对较短前驱物脉冲持续时间和连续前驱物脉冲之间的清洗持续时间的ALD沉积序列可提供具有相对均匀晶粒尺寸和小平均晶粒尺寸的铁电层，这可以提供有效的铁电效能。包括相对较长前驱物脉冲持续时间和连续前驱物脉冲之间的清洗持续时间的ALD沉积序列可提供具有较不均匀晶粒尺寸和较大平均晶粒尺寸的铁电层。具有较大平均晶粒尺寸的铁电层可表现增强的结晶度和稳定的正交晶相，特别是在相对较薄的层中。

公开(公告)号：CN114975472A

公开(公告)日：2022-08-30

申请号：CN202210135933.6

申请日：2022-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  陈海清 ,  林佑明 ,  林仲德

IPC: H01L27/11585 ,  H01L27/1159

Abstract: 本发明实施例涉及半导体结构及其形成方法。一种半导体结构包含衬底上方的栅极堆叠及放置于所述栅极堆叠与所述衬底之间的阻挡层。所述栅极堆叠包含上电极、下电极、放置于所述上电极与所述下电极之间的铁电层及放置于所述铁电层与所述下电极之间的第一晶种层。所述阻挡层包含掺杂氧化铪。

公开(公告)号：CN114823709A

公开(公告)日：2022-07-29

申请号：CN202210072381.9

申请日：2022-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦杰 ,  陈海清 ,  林佑明 ,  林仲德

IPC: H01L27/11585 ,  H01L27/1159 ,  H01L27/11597

Abstract: 本公开涉及一种集成电路(IC)芯片，其包括具有用于临界电压微调的载子阻障层的存储器单元。举例来说，存储器单元可以包括栅极电极、铁电结构和半导体结构。半导体结构与栅极电极和铁电结构垂直堆叠，并且铁电结构在栅极电极和半导体结构之间。一对源极/漏极电极横向分开，并且个别在栅极电极的相对两侧，并且载子阻障层将源极/漏极电极与半导体结构分开。

公开(公告)号：CN114765179A

公开(公告)日：2022-07-19

申请号：CN202210022903.4

申请日：2022-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖崧甫 ,  黄彦杰 ,  陈海清 ,  林仲德

IPC: H01L27/11507

Abstract: 本发明一些实施例关于集成芯片，其包括第一导电结构配置于基板上。存储层配置于第一导电结构上与第二导电结构下并包含铁电材料。退火的晶种层配置于第一导电结构与第二导电结构之间并直接位于存储层的第一侧上。含有斜方晶相的结晶结构量大于约35％。