公开(公告)号：CN107123603A

公开(公告)日：2017-09-01

申请号：CN201611255377.7

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  谢静华 ,  刘重希 ,  郑明达

IPC: H01L21/56 ,  H01L21/02

CPC classification number: H01L21/56 ,  H01L21/4846 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76814 ,  H01L21/76877 ,  H01L23/3121 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/18162 ,  H01L21/02107

Abstract: 提供一种制造半导体装置的方法。在实施例中，用封装物封装第一半导体装置及第二半导体装置。在封装物、第一半导体装置及第二半导体装置上方形成介电层。介电层经平坦化以重设介电层的平面度。

公开(公告)号：CN103579175B

公开(公告)日：2017-05-03

申请号：CN201210390173.X

申请日：2012-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏莉玲 ,  谢静华 ,  陈煌明 ,  曹学文

IPC: H01L23/522

CPC classification number: H01L23/535 ,  H01L21/28035 ,  H01L21/28088 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76879 ,  H01L21/76895 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了具有阻挡层的铜接触插塞，其中，一种器件包括导电层，导电层包括底部以及位于底部上方的侧壁部分，其中侧壁部分连接至底部的端部。含铝层与导电层的底部重叠，其中含铝层的顶面与导电层的侧壁部分的顶部边缘基本平齐。氧化铝层覆盖在含铝层之上。含铜区域位于氧化铝层上方并通过氧化铝层与含铝层隔开。含铜区域通过导电层的侧壁部分的顶部边缘电连接至含铝层。

公开(公告)号：CN101640183A

公开(公告)日：2010-02-03

申请号：CN200910006681.1

申请日：2009-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏莉玲 ,  潘兴强 ,  黄震麟 ,  谢静华

IPC: H01L21/768 ,  H01L21/203 ,  H01L21/306 ,  C23C14/36

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/76868 ,  H01L21/76873

Abstract: 本发明提供一种形成集成电路结构的方法，包括，形成介电层，于介电层中形成开口，于第一反应室中进行第一沉积步骤以形成晶种层，以及于不同于第一反应室的第二反应室中，进行第一蚀刻步骤以移除晶种层的一部分。本发明通过于沉积步骤中使用再溅镀(re-sputtering)，所形成晶种层的顺应性获得显著地提升。随后进行的蚀刻步骤进一步增加最后晶种层的顺应性。最后所形成的晶种层大抵不具悬凸。晶片的中心部分与边缘部分之间金属线路的不对称现象也获得减小。再者，晶种层可使用多于一反应室来形成，因而不影响工艺的产能。

公开(公告)号：CN1828884A

公开(公告)日：2006-09-06

申请号：CN200610006255.4

申请日：2006-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  潘兴强 ,  眭晓林 ,  谢静华 ,  黄震麟 ,  李显铭 ,  林俊成

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53295 ,  H01L21/76805 ,  H01L21/76844 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置及其制造方法，其提供在介电层中具有独特阻障层的开口。在一实施例中，该开口包括介层窗与沟槽，而阻障层为一层或多层阻障层。在该开口侧壁上，该一层或多层阻障层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿沟槽底部的厚度的比例大于0.55。在另一实施例中，该开口侧壁上，该一层或多层阻障层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿介层窗底部的厚度的比例大于1.0。位于下方的导电层可形成凹陷区。根据本发明的半导体装置，其中的阻障层能避免或减少金属物质沿介层窗侧壁扩散及降低介层窗与下层导电物质间接触电阻。

公开(公告)号：CN1783478A

公开(公告)日：2006-06-07

申请号：CN200510088729.X

申请日：2005-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张中良 ,  谢静华 ,  眭晓林

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76846 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种改善电子迁移的半导体元件与半导体元件的形成方法，所述改善电子迁移的半导体元件，包括表面具有开口的介电层，阻隔层位于开口内，胶层位于阻隔层上，以及导体位于胶层上，以填充开口。本发明所述改善电子迁移的半导体元件与半导体元件的形成方法，是一种改良的结构与方法，其解决了现有技术中内连线有关电子迁移的问题。

公开(公告)号：CN1512552A

公开(公告)日：2004-07-14

申请号：CN03142989.0

申请日：2003-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄震麟 ,  谢静华 ,  眭晓林

IPC: H01L21/3205 ,  H01L21/768 ,  H01L21/316

CPC classification number: H01L21/76843 ,  H01L21/76844 ,  H01L21/76862 ,  H01L21/76865

Abstract: 本发明提供一种改善阻障层的覆盖均匀性的方法，首先，提供一半导体基底，半导体基底上依序形成有一金属层及一介电层，介电层具有一双镶嵌沟槽，且双镶嵌沟槽露出金属层的表面；于双镶嵌沟槽及介电层表面上形成一阻障层，然后对阻障层进行再溅击步骤以均匀阻障层的厚度。

公开(公告)号：CN1501448A

公开(公告)日：2004-06-02

申请号：CN02152212.X

申请日：2002-11-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  王美匀 ,  张志维 ,  谢静华 ,  眭晓林 ,  傅竹韵 ,  徐祖望 ,  蔡明桓 ,  邱远鸿

IPC: H01L21/28 ,  H01L21/311

Abstract: 本发明涉及一种制作接触孔于硅化镍层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍层发生反应。

公开(公告)号：CN111223830B

公开(公告)日：2024-10-18

申请号：CN201910923175.2

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭震宇 ,  谢静华 ,  余振华 ,  刘重希 ,  雷弋昜 ,  黄伟杰

IPC: H01L23/485 ,  H01L23/66 ,  H01Q1/22

Abstract: 一种封装结构包括半导体管芯、绝缘封装体、第一重布线层、第二重布线层、天线元件及第一绝缘膜。绝缘封装体包封所述至少一个半导体管芯，绝缘封装体具有第一表面及与第一表面相对的第二表面。第一重布线层设置在绝缘封装体的第一表面上。第二重布线层设置在绝缘封装体的第二表面上。天线元件位于第二重布线层之上。第一绝缘膜设置在第二重布线层与天线元件之间，其中第一绝缘膜包括富含树脂区及富含填料区，富含树脂区位于富含填料区与第二重布线层之间且将富含填料区与第二重布线层隔开。

公开(公告)号：CN114388374A

公开(公告)日：2022-04-22

申请号：CN202110409550.9

申请日：2021-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  裴浩然 ,  郭炫廷 ,  曹智强 ,  余人睿 ,  钟宇轩 ,  张家纶 ,  林修任 ,  谢静华

IPC: H01L21/60 ,  H01L21/56

Abstract: 形成半导体封装件的方法包括：在再分布结构上形成焊膏的区域，其中，焊膏具有第一熔化温度；在互连结构上形成焊料凸块，其中，焊料凸块具有大于第一熔化温度的第二熔化温度；将焊料凸块放置在焊膏的区域上；在第一回流温度下执行第一回流工艺第一持续时间，其中，第一回流温度小于第二熔化温度；以及在执行第一回流工艺之后，在第二回流温度下执行第二回流工艺第二持续时间，其中第二回流温度大于第二熔化温度。

公开(公告)号：CN108074822B

公开(公告)日：2021-07-20

申请号：CN201710617231.0

申请日：2017-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡易达 ,  林政平 ,  林威宏 ,  林志伟 ,  郑明达 ,  谢静华 ,  刘重希

IPC: H01L21/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/488

Abstract: 提供封装结构及其形成方法，封装结构的形成方法包含提供承载基板。此方法也包含形成导电层于承载基板上方。此方法还包含形成保护层于导电层上方，保护层包含多个开口暴露出导电层的多个部分。此外，此方法包含通过多个凸块将多个集成电路晶粒接合至导电层的这些部分，集成电路晶粒与保护层之间具有空间。此方法也包含以第一模塑化合物填入空间，第一模塑化合物围绕凸块和集成电路晶粒。此方法还包含形成第二模塑化合物覆盖第一模塑化合物和集成电路晶粒，保护层具有通过第二模塑化合物覆盖的侧壁。