-
公开(公告)号：CN113594045A
公开(公告)日：2021-11-02
申请号：CN202110259187.7
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/768 , H01L23/498 , H01L23/538
Abstract: 方法包括形成第一介电层，形成第一再分布线，第一再分布线包括延伸至第一介电层中的第一通孔和位于第一介电层上方的第一迹线，形成覆盖第一再分布线的第二介电层，以及图案化第二介电层以形成通孔开口。第一再分布线通过通孔开口露出。方法还包括将导电材料沉积至通孔开口中以在第二介电层中形成第二通孔，以及在第二通孔上方并接触第二通孔的导电焊盘，以及在导电焊盘上方形成导电凸块。导电焊盘大于导电凸块，并且第二通孔从导电凸块的中心线偏离。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113675163B
公开(公告)日：2025-01-10
申请号：CN202110748104.0
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L21/50 , H01L21/48
Abstract: 公开了具有改进的凸块下金属化布局的半导体器件及其形成方法。在一个实施例中，半导体器件包括IC芯片；互连结构，耦合到IC管芯并包括金属化图案，金属化图案包括延伸穿过电介质层的通孔部分；第二电介质层，与IC管芯相对的位于电介质层上方；以及第二金属化图案，耦接至金属化图案，并包括位于电介质层中的线部分和延伸穿过第二电介质层的第二通孔部分；以及UBM，位于第二金属化图案和第二电介质层上方，UBM耦合到第二金属化图案，通孔部分的中心线和第二通孔部分的第二中心线与UBM的第三中心线未对准，中心线和第二中心线在第三中心线的相对两侧。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN115602657A
公开(公告)日：2023-01-13
申请号：CN202210670067.0
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司(TW)
IPC: H01L23/498 , H01L23/16 , H01L23/31 , H01L21/56
Abstract: 提供一种芯片封装结构。芯片封装结构包括导线基板。芯片封装结构包括位于导线基板上的中介基板。中介基板包括重分布结构、介电层、导电导孔，以及多个第一虚设导孔，介电层位于重分布结构上，导电导孔及这些第一虚设导孔穿过介电层，第一虚设导孔环绕导电导孔，这些第一虚设导孔与导线基板电性绝缘。芯片封装结构包括中介基板上的芯片结构。芯片结构与导电导孔电性连接，并且芯片结构与这些第一虚设导孔电性绝缘。
-
公开(公告)号：CN115565964A
公开(公告)日：2023-01-03
申请号：CN202210961827.3
申请日：2022-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/12 , H01L23/16 , H01L25/065 , H01L23/00
Abstract: 提供一种半导体晶粒封装及其形成方法。半导体晶粒封装包括一封装基板及设置在封装基板上方的一半导体装置。一环结构设置在封装基板上方且横向地围绕半导体装置。环结构包括围绕封装基板的周边布置的一下环部。多个槽口沿着下环部的外周边形成。环结构还包括一体地形成在下环部上的一上环部。上环部朝向半导体装置横向地延伸，使得上环部的内周边比下环部的内周边更靠近半导体装置。一粘着层介于下环部与封装基板之间。
-
公开(公告)号：CN115497925A
公开(公告)日：2022-12-20
申请号：CN202210050349.0
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/538 , H01L23/498 , H01L23/16 , H01L23/367
Abstract: 提供一种三维集成电路封装件及其形成方法。在实施例中，三维集成电路(3DIC)封装件包括中介物、多个连接垫、多个虚设图案、多个集成电路结构以及底部填充层。连接垫布置在中介物的第一侧上且电性连接至中介物的第一侧。虚设图案设置在中介物的第一侧上且围绕多个连接垫。集成电路结构通过多个第一凸块电性连接至多个连接垫。底部填充层环绕第一凸块且覆盖虚设图案。
-
Patent Agency Ranking
公开(公告)号：CN115249683A
公开(公告)日：2022-10-28
申请号：CN202210578750.1
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L23/16
Abstract: 一种封装结构，包括第一导电垫层，位于绝缘层之中；第一凸块下冶金结构，位于绝缘层之下，在平面图中，第一凸块下冶金结构的第一区域受限于第一导电垫层的第二区域之中；以及第一导电导孔，位于绝缘层之中，且垂直连接至第一导电垫层及第一凸块下冶金结构。
-
公开(公告)号：CN115064506A
公开(公告)日：2022-09-16
申请号：CN202210486804.1
申请日：2022-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L21/56 , H01L21/762 , H01L25/07
Abstract: 本公开实施例提供一种半导体封装及其形成方法。所述半导体封装包括封装基板、半导体装置、底部填充元件以及凹槽。半导体装置通过多个电连接件接合到封装基板的表面。底部填充元件形成在半导体装置与封装基板的表面之间，以围绕并保护所述电连接件。底部填充元件包括横向延伸超出半导体装置的外围并沿着半导体装置的外围形成的带状部。凹槽形成在带状部中并与半导体装置的外围间隔开。
-
公开(公告)号：CN114883289A
公开(公告)日：2022-08-09
申请号：CN202110655716.5
申请日：2021-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/50
Abstract: 本发明实施例提供一种半导体封装，包含包封半导体器件和重布线结构。包封半导体器件包含由包封材料包封的半导体器件。重布线结构上覆于包封半导体器件且包含多个通孔和重布线。多个通孔分别位于重布线结构的不同层上且通过多个导电线彼此连接，其中从俯视图看，多个导电线中的相邻两个之间所夹的角度大于零。重布线设置在多个导电线之下且连接多个通孔中的对应一个，且通过多个通孔电连接到半导体器件。
-
公开(公告)号：CN113113381B
公开(公告)日：2024-09-24
申请号：CN202110034896.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L21/56
Abstract: 实施例是封装结构，该封装结构包括第一集成电路管芯；接合至第一集成电路管芯的再分布结构，该再分布结构包括在第一介电层中的第一金属化图案，该第一金属化图案包括多个第一导电部件，第一导电部件中的每一个包括在第一介电层中的第一导电通孔和在第一介电层的上方并电耦接至相应的第一导电通孔的第一导线，第一导线中的每一个在平面图中包括曲线；在第一介电层和第一金属化图案的上方的第二介电层；以及在第二介电层中的第二金属化图案，第二金属化图案包括在第二介电层中的多个第二导电通孔，第二导电通孔中的每一个在相应的第一导线的上方并电耦接至相应的第一导线。本申请的实施例还涉及形成封装结构的方法。
-
公开(公告)号：CN113823618B
公开(公告)日：2024-04-19
申请号：CN202110799906.4
申请日：2021-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/552 , H01L21/48
Abstract: 本公开涉及芯片封装结构、半导体结构及其形成方法。该芯片封装结构包括有机中介载板，包括内埋重分布互连结构的聚合物基质层、封装侧凸块结构、以及通过相应的凸块连接通孔结构连接到重分布互连结构中的远端子集的晶粒侧凸块结构。至少一金属屏蔽结构可横向地围绕晶粒侧凸块结构中的一相应者。屏蔽支撑通孔结构可横向地围绕凸块连接通孔结构中的一相应者。每个金属屏蔽结构和屏蔽支撑通孔结构可用于减小在随后将半导体晶粒附接到晶粒侧凸块结构的期间所施加到重分布互连结构的机械应力。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.035 seconds)
