公开(公告)号：CN113224007A

公开(公告)日：2021-08-06

申请号：CN202110071562.5

申请日：2021-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  吴沛修 ,  王志平 ,  林志翰 ,  林志忠 ,  周昀亭 ,  吴振宇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括形成延伸到半导体衬底中的隔离区域，其中半导体条带位于隔离区域之间，以及在隔离区域之间形成电介质虚设条带，凹陷隔离区域。半导体条带的一些部分突出高于经凹陷的隔离区域的顶表面以形成突出的半导体鳍，并且电介质虚设条带的一部分突出高于经凹陷的隔离区域的顶表面以形成电介质虚设鳍。该方法还包括蚀刻电介质虚设鳍，使得电介质虚设鳍的顶部宽度小于电介质虚设鳍的底部宽度。在突出的半导体鳍和电介质虚设鳍的顶表面和侧壁上形成栅极堆叠。

公开(公告)号：CN107424932B

公开(公告)日：2020-01-14

申请号：CN201710286253.3

申请日：2017-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志翰 ,  林志忠 ,  李俊鸿

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 一种方法的实施例，包括在衬底的第一区中形成第一鳍并且在衬底的第二区中形成第二鳍，在衬底上形成第一隔离区，第一隔离区围绕第一鳍和第二鳍，在第一鳍上方形成第一伪栅极并且在第二鳍上方形成第二伪栅极，第一伪栅极和第二伪栅极具有相同的纵向轴线，用第一替换栅极替换第一伪栅极并且用第二替换栅极替换第二伪栅极，在第一替换栅极和第二替换栅极之间形成第一凹槽，以及在第一凹槽中填充绝缘材料以形成第二隔离区。本发明实施例涉及FinFET结构及其形成方法。

公开(公告)号：CN106158864B

公开(公告)日：2019-06-14

申请号：CN201510188130.7

申请日：2015-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  林志忠

IPC: H01L27/108 ,  H01L21/8244

CPC classification number: H01L21/823481 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了具有有效的FinFET隔离的半导体器件及其形成方法。该方法包括接收具有有源鳍的衬底，多个伪栅极堆叠件位于衬底上方并且与鳍接合，并且第一介电部件位于衬底上方并且将伪栅极堆叠件分隔开。该方法还包括去除伪栅极堆叠件，从而形成分别暴露有源鳍的第一部分和第二部分的第一沟槽和第二沟槽。该方法还包括去除有源鳍的第一部分以及在第二沟槽中形成栅极堆叠件，栅极堆叠件与有源鳍的第二部分接合。该方法还包括用第二介电材料填充第一沟槽，第二介电材料有效地隔离有源鳍的第二部分。本发明涉及用于FinFET隔离的方法和结构。

公开(公告)号：CN105895697B

公开(公告)日：2019-03-22

申请号：CN201510843655.X

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志忠 ,  林志翰

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 一种半导体器件包括FinFET晶体管。FinFET晶体管包括在第一方向上延伸的第一鳍结构、栅极堆叠件以及源极和漏极。栅极堆叠件包括栅电极层和栅极介电层，栅极结构覆盖鳍结构的部分并且在与第一方向垂直的第二方向上延伸。每个源极和漏极均包括设置在鳍结构上方的应力源层。应力源层将应力施加至位于栅极堆叠件下面的鳍结构的沟道层。应力源层穿透至栅极堆叠件的下面。在与第一方向和第二方向垂直的第三方向上的应力源层和位于栅极堆叠件下面的鳍结构之间的垂直界面包括平坦部分。本发明还提供了用于制造半导体器件的方法。

公开(公告)号：CN104851913B

公开(公告)日：2018-04-20

申请号：CN201410338643.7

申请日：2014-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  陈建颖 ,  林志忠 ,  林志翰 ,  张永融

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/26586 ,  H01L21/32133 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供了一种场效应晶体管(FET)结构。在一些实施例中，场效应晶体管(FET)结构包括第一半导体结构和栅极结构。第一半导体结构包括沟道区以及源极区和漏极区。源极区和漏极区分别形成在沟道区的相对两端。栅极结构包括中心区和基脚区。中心区形成在第一半导体结构上方。在中心区的相对两侧并且沿着中心区邻近于第一半导体结构的位置形成基脚区。本发明还提供了一种形成晶体管的方法。

公开(公告)号：CN103456775B

公开(公告)日：2017-05-03

申请号：CN201310052078.3

申请日：2013-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林志翰 ,  黄仁安 ,  张铭庆 ,  陈昭成

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/283 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/66545

Abstract: 本发明涉及集成电路制造，更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括第一多层材料层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极的另外三侧相邻，第一介电材料和第二介电材料共同围绕第一矩形栅电极。

公开(公告)号：CN103515440B

公开(公告)日：2017-04-26

申请号：CN201310051347.4

申请日：2013-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林志翰 ,  张铭庆

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L21/30604 ,  H01L21/823431 ,  H01L29/42372 ,  H01L29/66545 ,  H01L29/6681

Abstract: 本发明涉及半导体器件的伪栅电极。一个实施例包括：包含第一表面的衬底；覆盖第一表面的一部分的绝缘区，其中绝缘区的顶部限定第二表面；以及位于第二表面上方的伪栅电极，其中伪栅电极包括底部和宽于底部的基部，其中底部的宽度与基部的宽度的比值是约0.5至约0.9。

公开(公告)号：CN103325664B

公开(公告)日：2016-12-21

申请号：CN201210251905.7

申请日：2012-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志翰 ,  张铭庆 ,  陈嘉仁 ,  林益安 ,  林志忠

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31144 ,  H01L21/76816

Abstract: 本发明公开了一种半导体器件的形成方法，包括：在衬底之上提供第一掩模图案；形成与第一掩模图案的侧壁邻接的第一隔离物；去除第一掩模图案；形成与第一隔离物的侧壁邻接的第二隔离物；在衬底之上和第二隔离物之间形成填充层；以及在衬底之上形成第二掩模图案。

公开(公告)号：CN106206308A

公开(公告)日：2016-12-07

申请号：CN201510226190.3

申请日：2015-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志翰 ,  林志忠 ,  张铭庆 ,  陈昭成

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明公开了一种制造鳍式场效应晶体管(FinFET)器件的方法。该方法包括在鳍部件的不同部分上方形成第一栅极堆叠件和第二栅极堆叠件，鳍部件形成在衬底上，在第一和第二栅极堆叠件之间的间隙中形成第一介电层，去除第一栅极堆叠件以形成第一栅极沟槽，因此第一栅极沟槽暴露鳍部件的部分。该方法也包括去除鳍部件的暴露部分并在第一栅极沟槽中形成隔离部件。

公开(公告)号：CN106158864A

公开(公告)日：2016-11-23

申请号：CN201510188130.7

申请日：2015-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  林志忠

IPC: H01L27/108 ,  H01L21/8244

CPC classification number: H01L21/823481 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L27/10879 ,  H01L27/10876

Abstract: 本发明公开了具有有效的FinFET隔离的半导体器件及其形成方法。该方法包括接收具有有源鳍的衬底，多个伪栅极堆叠件位于衬底上方并且与鳍接合，并且第一介电部件位于衬底上方并且将伪栅极堆叠件分隔开。该方法还包括去除伪栅极堆叠件，从而形成分别暴露有源鳍的第一部分和第二部分的第一沟槽和第二沟槽。该方法还包括去除有源鳍的第一部分以及在第二沟槽中形成栅极堆叠件，栅极堆叠件与有源鳍的第二部分接合。该方法还包括用第二介电材料填充第一沟槽，第二介电材料有效地隔离有源鳍的第二部分。本发明涉及用于FinFET隔离的方法和结构。