公开(公告)号：CN113224007A

公开(公告)日：2021-08-06

申请号：CN202110071562.5

申请日：2021-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  吴沛修 ,  王志平 ,  林志翰 ,  林志忠 ,  周昀亭 ,  吴振宇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括形成延伸到半导体衬底中的隔离区域，其中半导体条带位于隔离区域之间，以及在隔离区域之间形成电介质虚设条带，凹陷隔离区域。半导体条带的一些部分突出高于经凹陷的隔离区域的顶表面以形成突出的半导体鳍，并且电介质虚设条带的一部分突出高于经凹陷的隔离区域的顶表面以形成电介质虚设鳍。该方法还包括蚀刻电介质虚设鳍，使得电介质虚设鳍的顶部宽度小于电介质虚设鳍的底部宽度。在突出的半导体鳍和电介质虚设鳍的顶表面和侧壁上形成栅极堆叠。

公开(公告)号：CN113206084A

公开(公告)日：2021-08-03

申请号：CN202011390390.X

申请日：2020-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  周昀亭 ,  林志翰 ,  林志忠

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及半导体器件及其形成方法。一种实施例器件包括：第一源极/漏极区域，位于半导体衬底之上；以及虚设鳍，与第一源极/漏极区域相邻。虚设鳍包括：第一部分，包括第一膜；以及第二部分，位于第一部分之上，其中，第二部分包括第二膜和第三膜。第三膜在第一膜和第二膜之间，并且第三膜是由与第一膜和第二膜不同的材料制成的。第二部分的宽度小于第一部分的宽度。器件还包括：栅极堆叠，沿着虚设鳍的侧壁。