公开(公告)号：CN118588671A

公开(公告)日：2024-09-03

申请号：CN202410580215.9

申请日：2024-05-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹玮安 ,  吴振宇 ,  王博汉 ,  胡毓祥 ,  郭宏瑞

IPC: H01L23/485 ,  H01L23/498 ,  H01L21/768

Abstract: 实施例包括用于形成集成电路封装件的方法。在晶圆上方沉积第一介电层，第一介电层与晶圆的封装区域和划线区域重叠。形成沿第一介电层延伸并且延伸穿过第一介电层的第一金属化图案。在第一金属化图案和第一介电层上方沉积第二介电层，第二介电层与封装区域和划线区域重叠。从划线区域去除第二介电层，第二介电层保留在封装区域中。在从划线区域去除第二介电层之后，形成沿第二介电层延伸并且延伸穿过第二介电层的第二金属化图案。在划线区域中锯切晶圆和第一介电层。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113224007A

公开(公告)日：2021-08-06

申请号：CN202110071562.5

申请日：2021-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  吴沛修 ,  王志平 ,  林志翰 ,  林志忠 ,  周昀亭 ,  吴振宇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及半导体器件及其形成方法。一种方法包括形成延伸到半导体衬底中的隔离区域，其中半导体条带位于隔离区域之间，以及在隔离区域之间形成电介质虚设条带，凹陷隔离区域。半导体条带的一些部分突出高于经凹陷的隔离区域的顶表面以形成突出的半导体鳍，并且电介质虚设条带的一部分突出高于经凹陷的隔离区域的顶表面以形成电介质虚设鳍。该方法还包括蚀刻电介质虚设鳍，使得电介质虚设鳍的顶部宽度小于电介质虚设鳍的底部宽度。在突出的半导体鳍和电介质虚设鳍的顶表面和侧壁上形成栅极堆叠。