-
公开(公告)号：CN106571340B
公开(公告)日：2020-01-10
申请号：CN201610621501.0
申请日：2016-08-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供了晶体管结构和晶体管结构的形成方法。晶体管结构包括第一外延材料和第二外延材料的交替层。在一些实施例中，对于一个n‑型或p‑型晶体管，可以去除第一外延材料或第二外延材料。可以去除第一外延材料和第二外延材料的最下的层，并且可以使第一外延材料或第二外延材料的侧壁缩进或凹进。本发明的实施例还涉及应变纳米线CMOS器件和形成方法。
-
公开(公告)号：CN109427588A
公开(公告)日：2019-03-05
申请号：CN201810239025.5
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/335 , H01L29/78 , H01L29/775 , H01L29/06
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域处的第一半导体层、第二半导体层和鳍结构的上部。在鳍结构的蚀刻的上部上方形成介电层。形成源极/漏极外延层。源极/漏极外延层连接至第二半导体层的端部，并且源极/漏极外延层的底部通过介电层与鳍结构分隔开。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN103426770B
公开(公告)日：2016-09-21
申请号：CN201210280801.9
申请日：2012-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/49
CPC classification number: H01L27/0886 , H01L29/0649 , H01L29/66545 , H01L29/66795 , H01L29/7845
Abstract: 包括具有鳍的衬底的方法和器件。在鳍上形成金属栅极结构。金属栅极结构包括在鳍上形成的应力金属层，使得应力金属层从STI部件延伸至第一高度，第一高度大于鳍高度。在应力金属层上形成导电金属层。本发明提供了金属栅极finFET器件及其制造方法。
-
公开(公告)号：CN109427588B
公开(公告)日：2021-12-24
申请号：CN201810239025.5
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/335 , H01L29/78 , H01L29/775 , H01L29/06
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域处的第一半导体层、第二半导体层和鳍结构的上部。在鳍结构的蚀刻的上部上方形成介电层。形成源极/漏极外延层。源极/漏极外延层连接至第二半导体层的端部，并且源极/漏极外延层的底部通过介电层与鳍结构分隔开。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN109427672B
公开(公告)日：2021-02-26
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN108122967B
公开(公告)日：2020-07-17
申请号：CN201710945403.7
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 一种包括鳍式场效应晶体管(FinFET)的半导体器件。FinFET包括设置在鳍上的沟道，设置在沟道上方的栅极以及源极和漏极。沟道包括至少两对第一半导体层和形成在第一半导体层上的第二半导体层。第一半导体层具有与第二半导体层不同的晶格常数。至少在一对中，第一半导体层的厚度是第二半导体层的厚度的三至十倍。本发明实施例涉及一种制造具有多层沟道结构的半导体器件的方法。
-
公开(公告)号：CN106158856B
公开(公告)日：2019-07-05
申请号：CN201510187697.2
申请日：2015-04-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L29/08 , H01L29/78
CPC classification number: H01L21/823814 , H01L21/30604 , H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L27/092 , H01L27/0922 , H01L27/0924 , H01L27/0928 , H01L29/0649 , H01L29/0653 , H01L29/0847 , H01L29/1054 , H01L29/161 , H01L29/20 , H01L29/7848
Abstract: 一种半导体器件，包括：具有第一区和第二区的衬底；位于第一区中的n型晶体管，n型晶体管包括第一组源极/漏极部件；以及位于第二区中的p型晶体管，p型晶体管包括第二组源极/漏极部件。第二组源极/漏极部件比第一组源极/漏极部件延伸得更深。本发明涉及非对称源极/漏极深度。
-
公开(公告)号：CN109728092A
公开(公告)日：2019-05-07
申请号：CN201810599213.9
申请日：2018-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/092
Abstract: 本公开提供一种包括第一晶体管的全包覆式栅极结构。所述第一晶体管包括：半导体衬底，其具有顶部表面；第一纳米线，其在所述半导体衬底的所述顶部表面上方且在第一源极与第一漏极之间；第一栅极结构，其在所述第一纳米线周围；内间隔件，其在所述第一栅极结构与所述第一源极和所述第一漏极之间；和隔离层，其在所述半导体衬底的所述顶部表面与所述第一源极和所述第一漏极之间。本公开还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN109727916A
公开(公告)日：2019-05-07
申请号：CN201810255464.5
申请日：2018-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在半导体装置的制造方法中，形成鳍结构，其中第一半导体层与第二半导体层交互堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，借此形成源极/漏极空间。通过源极/漏极空间侧向蚀刻第一半导体层。在被蚀刻的第一半导体层的每一个的一端上形成由介电材料制成的内间隔物。在源极/漏极空间中形成源极/漏极外延层以覆盖内间隔物。在侧向蚀刻第一半导体层之后，每一个第一半导体层的侧端具有V形截面。
-
公开(公告)号：CN109427672A
公开(公告)日：2019-03-05
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.035 seconds)
