-
公开(公告)号：CN113517294A
公开(公告)日：2021-10-19
申请号：CN202110313724.1
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507
Abstract: 选通铁电存储器单元包括：设置在衬底上方的介电材料层；金属底部电极；与底部电极的顶面接触的铁电介电层；覆盖在铁电介电层上并通过铁电介电层电容耦合到金属底部电极的柱状半导体沟道；栅极介电层，包括覆盖在铁电介电层上的水平栅极介电部分和横向围绕柱状半导体沟道的管状栅极介电部分；覆盖在水平栅极介电部分上并横向围绕管状栅极介电部分的栅电极带；以及与柱状半导体沟道的顶面接触的金属顶部电极。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380827A
公开(公告)日：2021-09-10
申请号：CN202110255533.4
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11597
Abstract: 一种用于形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，其中第一层堆叠件和第二层堆叠件中的每个包括在衬底上方依次形成的介电层、沟道层和源极/漏极层；形成延伸穿过第一层堆叠件和第二层堆叠件的开口，其中，开口包括在第一层堆叠件和第二层堆叠件的边界内的第一开口，以及从第二层堆叠件的侧壁向第一开口延伸的第二开口；通过用介电材料取代由开口暴露的源极/漏极层的部分来形成内间隔层；用铁电材料加衬开口的侧壁；以及通过用导电材料填充开口，在第一开口中形成第一栅电极并在第二开口中形成伪栅电极。本发明的实施例还涉及一种存储器件。
-
公开(公告)号：CN113345928A
公开(公告)日：2021-09-03
申请号：CN202110420235.6
申请日：2021-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/22 , H01L27/11507
Abstract: 提供一种包括半导体衬底、内连线结构及存储器器件的半导体芯片。所述半导体衬底包括第一晶体管，且第一晶体管是负电容场效晶体管。所述内连线结构设置在半导体衬底之上且电连接到第一晶体管，且所述内连线结构包括堆叠的层间介电层、内连线配线及嵌置在堆叠的层间介电层中的第二晶体管。所述存储器器件嵌置在堆叠的层间介电层中且电连接到第二晶体管。
-
公开(公告)号：CN113130653A
公开(公告)日：2021-07-16
申请号：CN202010919434.7
申请日：2020-09-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及纳米片场效应晶体管器件及其形成方法。一种半导体器件，包括突出于衬底上方的鳍；鳍之上的源极/漏极区域；源极/漏极区域之间的纳米片，其中纳米片包括第一半导体材料；在纳米片之间并且在纳米片的相反端部处的内部间隔件，其中在每个内部间隔件与源极/漏极区域的相应源极/漏极区域之间存在气隙；以及鳍之上并且在源极/漏极区域之间的栅极结构。
-
公开(公告)号：CN105742344B
公开(公告)日：2019-09-06
申请号：CN201510802511.X
申请日：2015-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括半导体衬底和位于半导体衬底上方的栅电极。半导体器件结构也包括邻近栅电极的源极/漏极结构。半导体器件结构还包括位于栅电极的侧壁上方的间隔件元件，并且间隔件元件具有上部和下部，上部具有第一外表面，下部具有第二外表面。第一外表面和栅电极的侧壁之间的横向距离基本上相同。第二外表面和栅电极的侧壁之间的横向距离沿着从下部的顶部朝着半导体衬底的方向增大。本发明的实施例还涉及具有栅极堆叠件的半导体器件结构的结构和形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113380806B
公开(公告)日：2025-03-25
申请号：CN202110408842.0
申请日：2021-04-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B53/30
Abstract: 提供了包括半导体衬底、互连结构和存储器单元阵列的半导体芯片。半导体衬底包括逻辑电路。互连结构设置在半导体衬底上并且电连接至逻辑电路，并且互连结构包括堆叠的层间介电层和嵌入在堆叠的层间介电层中的互连布线。存储器单元阵列嵌入在堆叠的层间介电层中。存储器单元阵列包括驱动晶体管和存储器器件，并且存储器器件通过互连布线电连接至驱动晶体管。
-
公开(公告)号：CN113745238B
公开(公告)日：2024-09-03
申请号：CN202110695161.7
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在实施例中，一种器件包括：具有第一侧壁的第一介电层；具有第二侧壁的第二介电层；位于第一介电层和第二介电层之间的字线，该字线具有外侧壁和内侧壁，内侧壁被从外侧壁、第一侧壁和第二侧壁开槽；沿着字线的外侧壁、字线的内侧壁、第一介电层的第一侧壁和第二介电层的第二侧壁延伸的存储器层；以及沿着存储器层延伸的半导体层。本申请提供了三维存储器件和方法。
-
公开(公告)号：CN113380850B
公开(公告)日：2024-08-16
申请号：CN202110476859.X
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本发明涉及存储器器件。在一些实施例中，存储器器件具有：衬底；以及下部互连金属线，设置在衬底上方。存储器器件也具有：选择器沟道，设置在下部互连金属线上方；以及选择器栅电极，包裹选择器沟道的侧壁并且通过选择器栅极电介质与选择器沟道分隔开。存储器器件也具有：存储器单元，设置在选择器沟道上方并且电连接至选择器沟道；以及上部互连金属线，设置在存储器单元上方。通过将选择器放置在后端互连结构内，可以节省前端间隔，并且提供更大的集成灵活性。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN116798871A
公开(公告)日：2023-09-22
申请号：CN202310064877.6
申请日：2023-02-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本申请公开了半导体器件及其制造方法。一种方法，包括形成薄膜欧米茄晶体管，其包括：在电介质层之上形成栅极鳍，在栅极鳍的侧壁和顶表面上形成栅极电介质，以及在栅极电介质之上沉积氧化物半导体层。栅极鳍、栅极电介质和氧化物半导体层共同形成鳍结构。形成源极区域以接触氧化物半导体层的第一部分的第一侧壁和第一顶表面。形成漏极区域以接触氧化物半导体层的第二部分的第二侧壁和第二顶表面。
-
公开(公告)号：CN114664862A
公开(公告)日：2022-06-24
申请号：CN202210204677.1
申请日：2022-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11597
Abstract: 一种三维存储器器件的制造方法包括：图案化出延伸穿过第一导电线的第一沟槽；沿着第一沟槽的侧壁及底表面沉积存储膜；在存储膜之上沉积沟道层，所述沟道层沿着第一沟槽的侧壁及底表面延伸；在沟道层之上沉积与沟道层接触的第一介电层，以填充第一沟槽；图案化出第一开口，其中图案化出第一开口包括刻蚀第一介电层；在第一开口中沉积栅极介电层；以及在栅极介电层之上及第一开口中沉积栅极电极，所述栅极电极被栅极介电层环绕。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.028 seconds)
