-
公开(公告)号：CN115241137A
公开(公告)日：2022-10-25
申请号：CN202210587461.8
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/498
Abstract: 一种封装结构，包含重布结构、于重布结构上方的半导体裸片以及于重布结构下方的多个接合元件。半导体裸片具有彼此连接的第一侧壁以及第二侧壁。多个接合元件包含第一列接合元件以及第二列接合元件。在俯视图中，第二列接合元件配置于第一列接合元件与第二侧壁的延伸线之间。第二列接合元件与第一侧壁之间的最小距离大于第一列接合元件与第一侧壁之间的最小距离。
-
公开(公告)号：CN115084042A
公开(公告)日：2022-09-20
申请号：CN202210498931.3
申请日：2022-05-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供一种半导体装置封装及其形成方法。所述半导体装置封装包括基板、电子组件、环结构、以及粘着层。电子组件位于基板的第一表面之上。环结构位于基板的第一表面之上且围绕电子组件。环结构具有面向基板的第一表面的底表面以及与底表面相对的顶表面。环结构包括多个侧部以及从顶表面凹陷且薄于侧部的多个角部。所述角部中的任两者通过所述侧部中的一者彼此间隔开。粘着层介于环结构的底表面与基板的第一表面之间。
-
公开(公告)号：CN113675161A
公开(公告)日：2021-11-19
申请号：CN202110665633.4
申请日：2021-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L21/48 , H01L21/50
Abstract: 提供一种封装结构及其形成方法。封装结构包括集成电路管芯和接合到集成电路管芯的再分布结构。再分布结构包括第一绝缘层，插入在第一绝缘层和集成电路管芯之间的第二绝缘层以及在第一绝缘层和第二绝缘层中的第一金属化图案。第一金属化图案包括第一导电线和耦接到第一导电线的第一导电通孔。第一导电线在第二绝缘层中。第一导电通孔在第一绝缘层中。第一导电线包括耦接到第一导电通孔的第一导电焊盘、第二导电焊盘以及将第一导电焊盘连接到第二导电焊盘的弯曲部分。
-
公开(公告)号：CN115565956A
公开(公告)日：2023-01-03
申请号：CN202210921593.X
申请日：2022-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/16 , H01L23/31 , H01L21/56 , H01L23/538 , H01L25/065
Abstract: 提供了一种封装结构及其形成方法。方法包括在一基板之上设置一芯片结构。芯片结构具有一倾斜侧壁，倾斜侧壁与一垂直方向成一锐角，垂直方向为垂直于芯片结构主表面的方向，且锐角介于约12度至约45度之间。方法更包括形成一保护层以围绕芯片结构。
-
公开(公告)号：CN115565952A
公开(公告)日：2023-01-03
申请号：CN202210938259.5
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种芯片封装结构及其制造方法。芯片封装结构包括布线基板。芯片封装结构包括第一芯片结构，位于布线基板上。芯片封装结构包括一散热盖，位于布线基板上并覆盖第一芯片结构。散热盖包括环形结构和顶板。环状结构围绕第一芯片结构。顶板覆盖环状结构与第一芯片结构。第一芯片结构具有第一侧壁及与第一侧壁相对的第二侧壁，第一侧壁与环状结构之间的第一间距小于第二侧壁与环状结构之间的第二间距，顶板具有第一开口，第一开口具有彼此面对的第一内壁及第二内壁。
-
Patent Agency Ranking
公开(公告)号：CN115513149A
公开(公告)日：2022-12-23
申请号：CN202210061839.0
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L21/48 , H01L21/56
Abstract: 半导体封装包括重布线结构、第一导电柱和第二导电柱，以及半导体器件。重布线结构具有第一表面和与第一表面相对的第二表面。第一导电柱和第二导电柱设置在重布线结构的第一表面上并与重布线结构电连接，其中第一导电柱的最大横向尺寸大于第二导电柱的最大横向尺寸，第一导电柱的顶部表面的形貌变化大于第二导电柱的顶部表面的形貌变化。半导体器件设置在重布线结构的第一表面之上，其中半导体器件包括第三导电柱和第四导电柱，第三导电柱通过第一接合结构结合到第一导电柱，并且第四导电柱通过第二接合结构结合到第二导电柱。
-
-
公开(公告)号：CN115101481A
公开(公告)日：2022-09-23
申请号：CN202210500993.3
申请日：2022-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L21/48 , H01L21/56 , H01L21/60 , H01L23/482 , H01L23/485 , H01L23/488
Abstract: 本公开实施例一种半导体晶粒封装及其形成方法。半导体晶粒封装包括封装基板、在封装基板之上的中介层基板、在中介层基板之上的多个半导体晶粒、以及在中介层基板之上并位于半导体晶粒与中介层基板之间的底部填充元件。半导体晶粒封装还包括环结构以及与环结构分离的一或多个盖结构。环结构耦接到封装基板以控制翘曲。盖结构耦接到半导体晶粒的顶表面以控制翘曲并帮助散热。另外，盖结构定义一间隙以允许位于相邻的半导体晶粒之间的底部填充元件的一部分暴露，从而可避免或减少应力集中在该部分上。因此，半导体晶粒封装的可靠性提高。
-
公开(公告)号：CN113113392A
公开(公告)日：2021-07-13
申请号：CN202110023444.7
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L25/00 , H01L23/31 , H01L23/498
Abstract: 提供芯片封装结构及其形成方法。此方法包含设置第一芯片结构和第二芯片结构于线路基板之上。第一芯片结构与第二芯片相隔一间隙。此方法还包含设置环形结构于线路基板之上。环形结构具有第一开口，第一芯片结构和第二芯片结构位于第一开口中，第一开口具有第一内壁，第一内壁具有第一凹陷，且间隙朝向该第一凹陷延伸。
-
公开(公告)号：CN113113381A
公开(公告)日：2021-07-13
申请号：CN202110034896.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L21/56
Abstract: 实施例是封装结构，该封装结构包括第一集成电路管芯；接合至第一集成电路管芯的再分布结构，该再分布结构包括在第一介电层中的第一金属化图案，该第一金属化图案包括多个第一导电部件，第一导电部件中的每一个包括在第一介电层中的第一导电通孔和在第一介电层的上方并电耦接至相应的第一导电通孔的第一导线，第一导线中的每一个在平面图中包括曲线；在第一介电层和第一金属化图案的上方的第二介电层；以及在第二介电层中的第二金属化图案，第二金属化图案包括在第二介电层中的多个第二导电通孔，第二导电通孔中的每一个在相应的第一导线的上方并电耦接至相应的第一导线。本申请的实施例还涉及形成封装结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.034 seconds)
