-
公开(公告)号：CN107450010A
公开(公告)日：2017-12-08
申请号：CN201710214288.6
申请日：2017-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/28
CPC classification number: G01R31/2874 , G01R31/2855 , G01R31/2858 , H03K3/0315 , H03K19/20 , G01R31/2891
Abstract: 公开了一种IC退化传感器。所述IC退化管理传感器包括在环形振荡器结构中电连接的奇数个第一逻辑门，每个第一逻辑门都具有输入和输出。每个第一逻辑门进一步包括第一PMOS晶体管、第一NMOS晶体管并且第二逻辑门具有输入和输出。所述第二逻辑门的输入是所述第一逻辑门的输入，所述第一PMOS晶体管和所述第一NMOS晶体管的漏极电连接到所述第二逻辑门的输出，并且所述第二逻辑门的输出是所述第一逻辑门的输出。本发明还提供了一种退化管理系统和方法。
-
公开(公告)号：CN106921381A
公开(公告)日：2017-07-04
申请号：CN201610978774.0
申请日：2016-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K3/012 , H03K5/04 , H03K19/0013 , H03K19/00361 , H03K19/018507 , H03K19/018521 , H03K19/017509
Abstract: 一种示例性电路包括：转换速率驱动器，用以提供输出电压；第一电压提供器，用以因应于处于第一范围内的所述输出电压来提供第一输入电压至所述转换速率驱动器；以及第二电压提供器，用以因应于处于第二范围内的所述输出电压来提供第二输入电压至所述转换速率驱动器。所述转换速率驱动器进一步用以至少部分地基于所述第一输入电压或所述第二输入电压来改变所述输出电压。
-
公开(公告)号：CN102467949B
公开(公告)日：2015-04-29
申请号：CN201110332917.8
申请日：2011-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
CPC classification number: G06F17/5072 , G06F2217/40
Abstract: 一种系统，包括计算机可读存储介质和处理器。计算机可读存储包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据。第一类型的I/O单元包括用于提供第一多种功能的电路。处理器与计算机可读存储介质进行通信，并且被配置为选择第一类型的I/O单元，在半导体器件的模型上配置多个第一类型的I/O单元，并在计算机可读存储介质中存储包括多个第一类型的I/O单元的半导体器件的模型。
-
公开(公告)号：CN113141178B
公开(公告)日：2024-08-27
申请号：CN202110055298.6
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种延迟锁相环包括：相位检测器，被配置为检测第一时钟和第二时钟之间的相位差；电荷泵，被配置为基于由相位检测器提供的相位差，根据第一电荷量增加在电容性负载处的电荷量，并且根据第二电荷量减少在电容性负载处的电荷量；采样和保持电路，被配置为从电容性负载接收电荷量并且保持电荷量；以及电压控制延迟线，被配置为基于从采样和保持电路接收的电荷量来选择延迟量。延迟锁相环的至少一个参数被配置为使得通过调整延迟单元的延迟量和/或耦合到延迟单元的电流量来获得延迟单元的期望泵电流比。本发明的实施例还提供了一种配置延迟单元的泵电流比的方法。
-
公开(公告)号：CN111092617B
公开(公告)日：2024-05-14
申请号：CN201911010706.5
申请日：2019-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/18
Abstract: 一种分频器电路包括：计数器，用以回应于时脉信号的频率及频率比的计数器信号；以及补偿电路，耦接到计数器，并且用以产生输出信号。输出信号具有等于时脉信号的频率除以频率比的频率及大于1/r的工作循环，其中r是频率比。一种用于分频器电路的方法及补偿电路亦在此揭露。
-
Patent Agency Ranking
公开(公告)号：CN115499001A
公开(公告)日：2022-12-20
申请号：CN202210009825.4
申请日：2022-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/099
Abstract: 本揭示文章揭露了一种可程序化调节器压控环形振荡器的重对齐方法、重对齐装置以及重对齐系统。重对齐方法包含以下步骤。基于一个或多个调控字串对电阻器组阵列的可变电阻进行设定。从锁相回路电路接收一个电压，此电压由耦合到电阻器组阵列的运算放大器接收。基于锁相回路电路与电阻器组阵列之间电压的比较，由电阻器组阵列产生第一信号。基于第一信号控制耦接至电阻器组阵列的环形振荡器的操作。重对齐电路以第一信号重对齐环形震荡器的波形相位。
-
公开(公告)号：CN114531151A
公开(公告)日：2022-05-24
申请号：CN202110400647.3
申请日：2021-04-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种锁相回路、产生周期性输出波形的方法及时钟产生电路，锁相回路包含相位/频率检测器、电荷泵、振荡器以及重新对准路径。相位/频率检测器用以接收参考信号及反馈信号。电荷泵用以接收来自该相位/频率检测器的输出并产生脉冲。振荡器用以基于该些电荷泵脉冲产生输出波形。重新对准路径用以基于来自该相位/频率检测器的该些输出来产生提供给该振荡器的一时钟重新对准信号。
-
公开(公告)号：CN108123712B
公开(公告)日：2022-03-29
申请号：CN201711046545.6
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种混合锁相环(PLL)器件，该混合锁相环(PLL)器件结合了数字控制环路和模拟控制环路的优势。例如，混合PLL包括接收混合PLL的输入参考信号和输出信号并生成数字调节字的数字控制环路。混合PLL还包括接收混合PLL的输入参考信号和输出信号并生成输出电压的模拟控制环路。混合PLL还包括混合振荡器。在混合PLL的频率跟踪运行模式期间，数字控制环路的振荡控制器使用数字调节字控制混合振荡器并禁用模拟控制环路。在混合PLL的相位跟踪运行模式期间，振荡控制器使能模拟控制环路以控制混合振荡器。本发明还提供了一种混合锁相环器件的运行方法。
-
公开(公告)号：CN112152596A
公开(公告)日：2020-12-29
申请号：CN202010587448.3
申请日：2020-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K7/08
Abstract: 提供一种用于电路的系统、方法及设备，此电路用于产生具有可控脉冲宽度的脉冲输出。系统及方法可包括具有多个级的延迟线。每级延迟计算电路为用以使用第一时脉输入来确定延迟线的每级延迟。脉冲产生电路用以基于每级延迟使用第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的频率。
-
公开(公告)号：CN108932956A
公开(公告)日：2018-12-04
申请号：CN201710991947.7
申请日：2017-10-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H02M3/07 , H01L29/94 , H03K19/018521 , G11C5/14 , G11C7/1072 , H03K5/15
Abstract: 本发明实施例公开一种具有倍压器的装置，其包括电平移位器和倍压器。所述电平移位器响应于第一时钟信号而经配置以基于节点电压来将所述第一时钟信号移位到高于所述第一时钟信号的电平处的第二时钟信号。所述倍压器响应于所述第二时钟信号而产生所述节点电压。所述节点电压从所述倍压器输出以驱动负载且进一步反馈到所述电平移位器以产生所述第二时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.037 seconds)
