-
公开(公告)号：CN107342262B
公开(公告)日：2021-08-27
申请号：CN201710176742.3
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02
Abstract: 一种集成电路制造方法，包括：接收具有两个邻接区块的一目标集成电路设计布局，两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案，两个邻接区块具有不同的图案间距；于目标图案之间的间隔中填充芯轴图案化候选区；以一第一颜色以及一第二颜色着色芯轴图案化候选区，包括：将芯轴图案化候选区中的第一个着上第一颜色；以及将任意两个相邻的芯轴图案化候选区着上不同颜色；移除以第二颜色着色的芯轴图案化候选区；以及输出用于掩模制造的计算机可读取格式的一芯轴图案，芯轴图案包括以第一颜色着色的芯轴图案化候选区。
-
公开(公告)号：CN110943736A
公开(公告)日：2020-03-31
申请号：CN201910887656.2
申请日：2019-09-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开一种相位偏差产生器。在一些实施例中，相位偏差产生器包括：电荷泵，具有第一运行模式及第二运行模式，其中第一运行模式在第一时间周期期间提供第一电流路径，且第二运行模式在第一时间周期之后的第二时间周期期间提供第二电流路径；采样及保持电路，耦合到电容器，且被配置以在预定时间对电容器的电压电平进行采样且在第二时间周期之后的第三时间周期期间提供输出电压；以及压控延迟线，耦合到采样及保持电路，且具有M个延迟线级，所述M个延迟线级各自被配置以输出相对于前一或后一信号具有相位偏差偏移量的信号。
-
公开(公告)号：CN109582991B
公开(公告)日：2024-11-19
申请号：CN201711240590.5
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本公开的实施例提供了一种电路布局着色方法，通过坐标对多重图案化技术MPT相容的布局设计中，G0链接网络的节点进行排序及预着色，在一实施例中，一种方法识别一电路布局中的目标网络，每一目标网络具有表示电路图案的两个或多个链接节点，并且每一目标网络呈现在一虚拟X‑Y坐标平面中，将一第一特征分配给每一目标网络中的一第一节点，使用一基于坐标的方法确定该第一节点，以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点，使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。
-
公开(公告)号：CN113141178B
公开(公告)日：2024-08-27
申请号：CN202110055298.6
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种延迟锁相环包括：相位检测器，被配置为检测第一时钟和第二时钟之间的相位差；电荷泵，被配置为基于由相位检测器提供的相位差，根据第一电荷量增加在电容性负载处的电荷量，并且根据第二电荷量减少在电容性负载处的电荷量；采样和保持电路，被配置为从电容性负载接收电荷量并且保持电荷量；以及电压控制延迟线，被配置为基于从采样和保持电路接收的电荷量来选择延迟量。延迟锁相环的至少一个参数被配置为使得通过调整延迟单元的延迟量和/或耦合到延迟单元的电流量来获得延迟单元的期望泵电流比。本发明的实施例还提供了一种配置延迟单元的泵电流比的方法。
-
公开(公告)号：CN115296663A
公开(公告)日：2022-11-04
申请号：CN202210435244.7
申请日：2022-04-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种振荡器增益调节器电路及其选择方法以及锁相回路，用于混合式振荡器的自动增益调节器可用于克服混合式锁相回路(phase locked loop，PLL)的频率限制。例如，用于混合式振荡器的自动增益调节器可包括混合式振荡器，用以接收粗调信号及增益调节信号且产生具有混合式PLL的指定频率范围内的任何频率的输出信号。用于混合式PLL的自动增益调节器进一步可包括微调阵列，用以接收一或多个微调选择信号且产生由混合式振荡器接收的增益调节信号。微调阵列根据混合式振荡器的操作频率范围产生增益调节信号以调节混合式振荡器的增益。
-
Patent Agency Ranking
公开(公告)号：CN109582991A
公开(公告)日：2019-04-05
申请号：CN201711240590.5
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本公开的实施例提供了一种电路布局着色方法，通过坐标对多重图案化技术MPT相容的布局设计中，G0链接网络的节点进行排序及预着色，在一实施例中，一种方法识别一电路布局中的目标网络，每一目标网络具有表示电路图案的两个或多个链接节点，并且每一目标网络呈现在一虚拟X-Y坐标平面中，将一第一特征分配给每一目标网络中的一第一节点，使用一基于坐标的方法确定该第一节点，以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点，使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。
-
公开(公告)号：CN107342262A
公开(公告)日：2017-11-10
申请号：CN201710176742.3
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/02
CPC classification number: G03F7/70283 , G03F1/70 , G06F17/5081 , H01L21/0338 , H01L21/31144 , H01L21/76831 , H01L21/76843 , H01L31/1892 , H01L27/0207 , H01L21/823431
Abstract: 一种集成电路制造方法，包括：接收具有两个邻接区块的一目标集成电路设计布局，两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案，两个邻接区块具有不同的图案间距；于目标图案之间的间隔中填充芯轴图案化候选区；以一第一颜色以及一第二颜色着色芯轴图案化候选区，包括：将芯轴图案化候选区中的第一个着上第一颜色；以及将任意两个相邻的芯轴图案化候选区着上不同颜色；移除以第二颜色着色的芯轴图案化候选区；以及输出用于掩模制造的计算机可读取格式的一芯轴图案，芯轴图案包括以第一颜色着色的芯轴图案化候选区。
-
公开(公告)号：CN115295491A
公开(公告)日：2022-11-04
申请号：CN202210410914.X
申请日：2022-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供一种集成电路装置及其形成方法。该方法包含：在基板的正面上，形成晶体管；在晶体管上，形成内连接结构；在内连接结构上，沉积第一过渡金属层；进行电浆处理，以将第一过渡金属层转变为第一过渡金属二硫化物层；在第一过渡金属二硫化物层上，形成介电层；在介电层以及该第一过渡金属二硫化物层的一第一部分上，形成第一栅极电极；以及形成第一源极接触和第一漏极接触，分别连接第一过渡金属二硫化物层的第二以及第三部分，第一过渡金属二硫化物层的第一部分位于第一过渡金属二硫化物层的第二和第三部分之间。
-
公开(公告)号：CN114726353A
公开(公告)日：2022-07-08
申请号：CN202110302085.9
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/28
Abstract: 本揭露提供一种延迟电路及延迟方法。一相位侦测器用以接收第一时脉信号及第二时脉信号及产生一数字信号，数字信号指示第一时脉信号的一相位与第二时脉信号的一相位之间的一关系。一相位累加器电路用以接收数字信号并基于数字信号在多个时脉循环上的值而产生一相位信号。一解码器用以接收相位信号，且基于相位信号产生一数字控制字元。一延迟元件用以接收数字控制字元。延迟元件进一步用以通过根据数字控制字元修改第二时脉信号的相位来改变第一时脉信号的相位与第二时脉信号的相位之间的关系。
-
公开(公告)号：CN113141178A
公开(公告)日：2021-07-20
申请号：CN202110055298.6
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种延迟锁相环包括：相位检测器，被配置为检测第一时钟和第二时钟之间的相位差；电荷泵，被配置为基于由相位检测器提供的相位差，根据第一电荷量增加在电容性负载处的电荷量，并且根据第二电荷量减少在电容性负载处的电荷量；采样和保持电路，被配置为从电容性负载接收电荷量并且保持电荷量；以及电压控制延迟线，被配置为基于从采样和保持电路接收的电荷量来选择延迟量。延迟锁相环的至少一个参数被配置为使得通过调整延迟单元的延迟量和/或耦合到延迟单元的电流量来获得延迟单元的期望泵电流比。本发明的实施例还提供了一种配置延迟单元的泵电流比的方法。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.034 seconds)
