-
公开(公告)号：CN104484309B
公开(公告)日：2017-07-28
申请号：CN201410790968.9
申请日：2014-12-18
Applicant: 北京控制工程研究所
IPC: G06F15/78
Abstract: 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
公开(公告)号：CN103472387B
公开(公告)日：2015-11-25
申请号：CN201310396314.3
申请日：2013-09-04
Applicant: 北京控制工程研究所
IPC: G01R31/3177
Abstract: 本发明公开了一种适用于反熔丝型FPGA的通用在线测试系统及方法，由被测功能模块和在线测试模块两部分组成，二者之间通过可配置位宽的并行总线连接；被测功能模块为需要进行实时检测的功能模块，可以是系统内的任一组成模块；在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块，包含一个或多个子在线测试模块；每个子在线测试模块均由三部分组成，控制模块、内部信号采样分析模块和内部信号结果输出控制模块。本发明具有实现方式简单、资源消耗低、适用范围广、可靠性高的优点。
-
公开(公告)号：CN104063351A
公开(公告)日：2014-09-24
申请号：CN201410309228.9
申请日：2014-06-30
Applicant: 北京控制工程研究所
Abstract: 本发明一种用于乒乓防冲突的高速复接器同步串行接口设计方法包括步骤如下：确定高速复接器同步串行通讯接口的发送字节数；高速复接器同步串行通讯接口接收外部输入的波门信号，进行输入波门与码元时钟相位关系调节，并对调节后的波门进行修正；根据修正后的波门和外部处理器访问的相对时延进行防冲突处理，调节数据发送时机；处理器读取高速复接器的状态寄存器，对乒乓总线访问进行冲突控制，实现乒乓缓冲区的控制切换；在处理器控制下和修正后的波门有效时，将乒乓数据缓冲区内数据转换为串行数据，并输出到高速复接器的数据线上。本发明通过上述冲突处理方法，提高了高速复接器同步串行接口通信的可靠性和稳定性。
-
公开(公告)号：CN111787245B
公开(公告)日：2022-10-14
申请号：CN202010462584.X
申请日：2020-05-27
Applicant: 北京控制工程研究所
IPC: H04N5/355 , H04N5/372 , H04N5/3728
Abstract: 本发明涉及一种基于FPGA的CCD星敏感器串并联动图像采集方法及系统，该方法在原有以串行控制流程进行图像采集的基础上，根据CCD星敏感器的工作特点，将存储区和图像区的功能进行拆分，提出以串并联动的方式进行图像采集的方案，从而大幅缩短一次图像采集所需要的时间，进而缩短CCD星敏感器的处理周期，进行高速成像采集工作。
-
公开(公告)号：CN111787245A
公开(公告)日：2020-10-16
申请号：CN202010462584.X
申请日：2020-05-27
Applicant: 北京控制工程研究所
IPC: H04N5/355 , H04N5/372 , H04N5/3728
Abstract: 本发明涉及一种基于FPGA的CCD星敏感器串并联动图像采集方法及系统，该方法在原有以串行控制流程进行图像采集的基础上，根据CCD星敏感器的工作特点，将存储区和图像区的功能进行拆分，提出以串并联动的方式进行图像采集的方案，从而大幅缩短一次图像采集所需要的时间，进而缩短CCD星敏感器的处理周期，进行高速成像采集工作。
-
Patent Agency Ranking
公开(公告)号：CN105956302B
公开(公告)日：2019-07-12
申请号：CN201610306021.5
申请日：2016-05-10
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种可配置的抗辐射芯片前端网表自动生成方法，采用可配置的抗辐射数字标准单元库进行设计，并采用可配置的TIP的测试激励来进行验证，步骤为：基于IP构建起芯片的RTL代码；采用抗辐射指标可配置的单元库进行综合；基于IP构建可配置的测试集合；根据IP在芯片设计时的参数定义配置相应的测试集合；基于配置后的测试集合和设计的RTL代码构建起仿真验证环境；启动仿真验证并将相应的测试集合注入以验证设计的正确性；验证其正确性后生成最终的前端网表。本发明方法实现简单并且大幅减少了基于IP的抗辐射芯片设计与验证的开销，提升了基于IP的抗辐射加固的芯片设计与验证的效率，实现了前端网表的高效自动生成。
-
公开(公告)号：CN104202513B
公开(公告)日：2017-05-31
申请号：CN201410306767.7
申请日：2014-06-30
Applicant: 北京控制工程研究所
IPC: H04N5/232
Abstract: 一种基于FPGA的通用多模式图像预处理方法，步骤如下：处理器设置预处理电路的存图模式，共有原图模式、自适应灰度加权滤波模式和窗口模式三种；原图模式：依据行场信号，将数据顺次存入片外存储器；滤波模式：图像数据进行自适应梯度加权滤波后，仅将像素大于0的有效像元的原始灰度值、滤波灰度值及行、列位置信息进行存储；开窗模式：进行窗口截取处理，每帧图像数据的第一字节为窗口编号，第二字节为行编号，后续字节为像元数据；依据窗口编号和行编号计算该行首个像元存储位置，然后以该地址为首地址存储后续像元数据。本发明提高了图像预处理电路的存储效率，提升了系统处理运算性能。
-
公开(公告)号：CN114759924B
公开(公告)日：2025-05-02
申请号：CN202210345594.4
申请日：2022-03-31
Applicant: 北京控制工程研究所
Abstract: 一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法，在传统步进累加滤波方法的基础上，根据电涡流位移传感器的工作特点，提出了一种新型逻辑滤波方法，实时更新滤波结果降低输出延迟从而提高实时性，同时采用模块化拆分滤波操作，降低整体扇出，并且采用倒序更新滤波子模块寄存器的方式，保证整体滤波过程中的数据正确可靠。通过上述方式，能准确、直观地提升了电涡流位移传感器对相对姿态测量的可靠性与稳定性。
-
公开(公告)号：CN106375658B
公开(公告)日：2019-05-24
申请号：CN201610814709.4
申请日：2016-09-09
Applicant: 北京控制工程研究所
Abstract: 一种通用的甚高精度图像处理VLSI验证方法，首先根据当前相机类型进行参数配置，获取相机源图像并转换得到TEXTIO格式的原图数据和标准解数据，然后在多个重复的行有效周期中像素时钟的有效沿依次将原图数据发送至相机的数据总线或者数据信号线上，对数据总线或者数据信号线上的数据进行甚高精度图像处理及读取，得到TEXTIO格式的甚高精度图像处理结果数据，最后将处理结果数据与标准解数据进行比对，得到误差像素的位置、灰度值差值，进而得到调整阈值分布后的图像及验证结果。
-
公开(公告)号：CN104579313B
公开(公告)日：2018-07-24
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.039 seconds)
