一种考虑TDDB效应的电路评估方法
    12.
    发明公开

    公开(公告)号:CN116992801A

    公开(公告)日:2023-11-03

    申请号:CN202211093426.7

    申请日:2022-09-06

    Abstract: 本发明公开了一种考虑TDDB效应的电路评估方法。本发明包括如下步骤:1、首先进行电路仿真,得到该仿真时间段内电路的电压波形;然后根据该波形计算TDDB效应造成电路失效的时间,并将该失效时间转换为退化指标;2、判断步骤1中得到的退化指标是否小于1,若小于1则说明该电路的裕量过小,需重新设计;若大于等于1,说明该电路在TDDB效应的影响下仍可以在设计的裕量下正常工作,未超出预期。本发明基于电压实时波形计算TDDB效应引起的退化,将其转化为退化指标来评估电路性能,具有灵活性、高可靠性以及易于实现的优点,能够在电路超出预期失效时间前准确地给出提示信号,更好地评估TDDB效应对电路性能的影响,有利于在设计阶段加强电路的可靠性。

    一种沟槽栅半导体器件及其制备方法

    公开(公告)号:CN116646399A

    公开(公告)日:2023-08-25

    申请号:CN202310531126.0

    申请日:2023-05-11

    Abstract: 本发明涉及一种沟槽栅半导体器件及其制备方法,所述沟槽栅半导体器件包括:P+衬底;位于所述P+衬底上的N‑漂移区;位于所述N‑漂移区一侧的多阶介质层和P阱区,位于所述N‑漂移区另一侧的N+漏区;其中,所述多阶介质层内设有多晶硅栅,所述P阱区内设有N+阱区和P+区。在N‑漂移区引入多阶介质层,并利用台阶侧壁形成极薄的栅极氧化物,进而构成沟槽型的MOS结构,多晶硅下方和靠近漏极侧具有较厚的介质层;降低了LDMOS器件电场峰值和饱和电流密度,同时保持了器件优异的正向导通特性。

    抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路

    公开(公告)号:CN116545418A

    公开(公告)日:2023-08-04

    申请号:CN202310369146.2

    申请日:2023-04-07

    Abstract: 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路,包括:反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路;第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端;延迟电路的输出端接第二时钟控制反相器电路的输入端;第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路;第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路;第四时钟控制反相器电路的输出端接第二锁存单元;第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。

    一种总剂量通用试验系统及方法
    16.
    发明公开

    公开(公告)号:CN116298615A

    公开(公告)日:2023-06-23

    申请号:CN202310197034.3

    申请日:2023-03-01

    Abstract: 一种总剂量通用试验系统及方法,系统包括试验架、电源和PC机;试验架包括可移动卡槽、第一线缆接口、可拆式电压表、第二线缆接口、轨道;可移动卡槽安装在轨道上,可移动卡槽承载待测试验板,可移动卡槽能够沿轨道移动;第一线缆接口位于可移动卡槽远离辐射源的一端,第一线缆接口与待测试验板的供电线缆相连;第二线缆接口通过电源线缆与电源相连;在第一线缆接口与第二线缆接口之间连接线缆;可拆式电压表并联在第一线缆接口与第二线缆接口之间;PC机控制电源的输出电压,并监控电源线缆的电流、记录电流数据并生成电流曲线。本发明试验系统体积小、通用性强、效率高、可靠性高、使用成本低。

    一种阻变存储器总剂量辐射测试方法和装置

    公开(公告)号:CN115547401A

    公开(公告)日:2022-12-30

    申请号:CN202211139602.6

    申请日:2022-09-19

    Abstract: 本申请涉及阻变存储器领域,具体公开了一种阻变存储器总剂量辐射测试方法,包括:将对多个阻变存储器进行分组,得到M组阻变存储器,每组阻变存储器包括N个阻变存储器,M组阻变存储器分别对应M个初始阻态;对M组阻变存储器进行总剂量辐射实验;对M组阻变存储器进行循环耐受性实验,循环耐受性实验的结果用于指示阻变存储器的与总剂量辐射相关的测试结果。通过该测试方法,可以模拟阻变存储器受到总剂量辐射后的耐受性变化,以对阻变存储器在总剂量辐射环境中的应用提供优化方案。

    一种基于聚类分析的集成电路单粒子效应软错误仿真方法

    公开(公告)号:CN115437893A

    公开(公告)日:2022-12-06

    申请号:CN202210853718.X

    申请日:2022-07-11

    Abstract: 本发明公开一种基于聚类分析的集成电路单粒子效应软错误仿真方法,步骤包括:应用VPI获取目标集成电路内部结构与资源信息;对获取的集成电路内部单元信息按功能相关性进行聚类,得到一定数量的簇;对每簇内单元进行以20%‑40%比例进行随机抽样,并生成故障节点列表;构建用于故障注入的集成电路单粒子效应软错误数字信号等效模型,以簇为单位对抽样单元进行故障注入,并监测故障注入是否引发芯片软错误;统计抽样单元的软错误概率;将抽样单元故障注入评估得到的软错误概率作为簇软错误概率。基于簇软错误概率实现对芯片整体软错误概率的评估与敏感区域定位。本发明实现了故障注入样本的优化,提升了仿真效率,可用于集成电路单粒子效应敏感性分析。

Patent Agency Ranking