一种抗单粒子多位翻转的锁存器电路

    公开(公告)号:CN118631216A

    公开(公告)日:2024-09-10

    申请号:CN202410589270.4

    申请日:2024-05-13

    Abstract: 本发明涉及一种抗单粒子多位翻转的锁存器电路,该锁存器电路包括:时钟控制反相器电路,由时钟信号CK1、CK2控制时钟控制反相器电路的导通或关闭,在导通时将数据信号传输至锁存单元;锁存单元,从时钟控制反相器电路接收数据信号,通过控制时钟信号CK1、CK2进行数据信号的锁存;SEU监控单元,监测锁存单元内部数据敏感节点是否发生单粒子翻转,若被监测锁存单元出现单粒子翻转,则通过片选控制单元将数据通道切换至其他锁存单元;片选控制单元,根据SEU监控单元的监测结果控制锁存单元输出的开启或关闭;反相器电路,对片选控制单元输出的数据信号,或时钟信号进行反相;本发明具有良好的单粒子加固能力,可实现抗单粒子多位翻转。

    一种碳化硅场效应晶体管结构
    12.
    发明公开

    公开(公告)号:CN118571936A

    公开(公告)日:2024-08-30

    申请号:CN202410723612.7

    申请日:2024-06-05

    Abstract: 本发明涉及一种碳化硅场效应晶体管结构,属于功率半导体技术领域;包括漏极金属电极、N+衬底区、第一N‑漂移区、埋置P区、埋置N+区、埋置多晶硅、隔离介质层、第二N‑漂移区、P‑base区、N+源区、源极金属电极、栅极多晶硅和栅极氧化层;埋置N+区、隔离介质层横向交替设置在第一N‑漂移区与第二N‑漂移区之间,其中埋置N+区作为连接两者的导电通道;“U”型分布的埋置P区位于隔离介质层下方,内部设置有与源极金属电极相连接的埋置多晶硅。本发明结构有效降低了由于高能带电粒子轰击引起的栅极氧化层强电场,大幅提升了碳化硅场效应晶体管的抗单粒子辐射能力。

    一种沟槽栅半导体器件及其制备方法

    公开(公告)号:CN116646399A

    公开(公告)日:2023-08-25

    申请号:CN202310531126.0

    申请日:2023-05-11

    Abstract: 本发明涉及一种沟槽栅半导体器件及其制备方法,所述沟槽栅半导体器件包括:P+衬底;位于所述P+衬底上的N‑漂移区;位于所述N‑漂移区一侧的多阶介质层和P阱区,位于所述N‑漂移区另一侧的N+漏区;其中,所述多阶介质层内设有多晶硅栅,所述P阱区内设有N+阱区和P+区。在N‑漂移区引入多阶介质层,并利用台阶侧壁形成极薄的栅极氧化物,进而构成沟槽型的MOS结构,多晶硅下方和靠近漏极侧具有较厚的介质层;降低了LDMOS器件电场峰值和饱和电流密度,同时保持了器件优异的正向导通特性。

    抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路

    公开(公告)号:CN116545418A

    公开(公告)日:2023-08-04

    申请号:CN202310369146.2

    申请日:2023-04-07

    Abstract: 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路,包括:反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路;第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端;延迟电路的输出端接第二时钟控制反相器电路的输入端;第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路;第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路;第四时钟控制反相器电路的输出端接第二锁存单元;第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。

    一种总剂量通用试验系统及方法
    18.
    发明公开

    公开(公告)号:CN116298615A

    公开(公告)日:2023-06-23

    申请号:CN202310197034.3

    申请日:2023-03-01

    Abstract: 一种总剂量通用试验系统及方法,系统包括试验架、电源和PC机;试验架包括可移动卡槽、第一线缆接口、可拆式电压表、第二线缆接口、轨道;可移动卡槽安装在轨道上,可移动卡槽承载待测试验板,可移动卡槽能够沿轨道移动;第一线缆接口位于可移动卡槽远离辐射源的一端,第一线缆接口与待测试验板的供电线缆相连;第二线缆接口通过电源线缆与电源相连;在第一线缆接口与第二线缆接口之间连接线缆;可拆式电压表并联在第一线缆接口与第二线缆接口之间;PC机控制电源的输出电压,并监控电源线缆的电流、记录电流数据并生成电流曲线。本发明试验系统体积小、通用性强、效率高、可靠性高、使用成本低。

    一种阻变存储器总剂量辐射测试方法和装置

    公开(公告)号:CN115547401A

    公开(公告)日:2022-12-30

    申请号:CN202211139602.6

    申请日:2022-09-19

    Abstract: 本申请涉及阻变存储器领域,具体公开了一种阻变存储器总剂量辐射测试方法,包括:将对多个阻变存储器进行分组,得到M组阻变存储器,每组阻变存储器包括N个阻变存储器,M组阻变存储器分别对应M个初始阻态;对M组阻变存储器进行总剂量辐射实验;对M组阻变存储器进行循环耐受性实验,循环耐受性实验的结果用于指示阻变存储器的与总剂量辐射相关的测试结果。通过该测试方法,可以模拟阻变存储器受到总剂量辐射后的耐受性变化,以对阻变存储器在总剂量辐射环境中的应用提供优化方案。

Patent Agency Ranking