-
公开(公告)号：CN108039347A
公开(公告)日：2018-05-15
申请号：CN201810045162.5
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 本发明公开了一种集成超低电容大骤回TVS的共模滤波器件，采用芯片集成的设计方法将超低电容且具有大骤回特性的TVS和共模电感有效结合。本发明的集成超低电容大骤回TVS的共模滤波器件结构可以有效的将多路TVS和共模滤波器分立方案优化为集成方案，节省50％的面积；共模电感具有较高的共模阻抗，对高速信号线差分通道的共模噪声干扰具有很强的抑制作用，同时，超低电容和大骤回特性的TVS阵列在ESD触发TVS开通时，可以输出更低的钳位电压，对后级IC起到非常好的保护作用，可广泛应用在MIPI，HDMI，MHL，USB等高频信号端口，提高系统的外延抗干扰能力和ESD静电防护水平。
-
公开(公告)号：CN110600468A
公开(公告)日：2019-12-20
申请号：CN201910965917.8
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
Abstract: 本发明公开了一种带有超低残压降容管且具有SCR特性的TVS器件及其制造方法，由两个横向的低容导向管和具有SCR特性的TVS形成，其中低容导向管是由横向的PNPN晶闸管形成，将PNPN晶闸管的阳极和栅极短接形成正向导通二极管，该管子和PNPN管子并联，利用该正向导通二极管控制栅极电流来将PNPN晶闸管触发。这样能获得较低的动态电阻的导通特性和较大的通流能力，TVS是利用NPN和PNP闩锁特性形成的，这样能获得大回扫特性来降低TVS的残压。
-
公开(公告)号：CN110571279A
公开(公告)日：2019-12-13
申请号：CN201910966898.0
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
IPC: H01L29/861 , H01L29/87 , H01L29/06
Abstract: 本发明提出了一种可控硅门极与阳极短接的低正向钳位电压开关二极管，包括由衬底材料或衬底材料外延层、N型阱、P型阱、N型重掺杂和P型重掺杂构成的半导体主体，通过适当设计N型阱、P型阱、N型掺杂和P型掺杂的尺寸和间距构成可控硅结构，其特征在于，通过金属连接将控硅结构的门极和阳极短接形成开关二极管。利用门极到阴极的电流为阳极到阴极提供触发电流，形成正反馈，提前使可控硅结构开启，降低可控硅结构的开启电压，获得低正向钳位电压，本发明通过金属连接将控硅结构的门极和阳极短接形成开关二极管，获得低正向钳位电压。
-
公开(公告)号：CN108428698A
公开(公告)日：2018-08-21
申请号：CN201710423012.9
申请日：2017-06-07
Applicant: 上海长园维安微电子有限公司
CPC classification number: H01L27/0248 , H01L27/06
Abstract: 本发明公开涉及一种梯形沟槽隔离的低容瞬态电压抑制器(TVS)结构，该集成型的半导体保护器件包括由衬底材料、外延层、N型掺杂和P型掺杂构成的半导体主体，其不同掺杂浓度构成的瞬态抑制二极管TVS和开关管均为纵向结构，其中TVS面积决定器件的通流能力，开关管决定器件的电容能力。器件有效区域与侧面结的隔离使用沟槽隔离，所涉及的深槽设计为梯形，可以灵活调控TVS和开关管的面积配比，梯形的角度决定了两种不同器件面积差的大小，从而获得大通流能力和低电容的保护器件。
-
公开(公告)号：CN108428697A
公开(公告)日：2018-08-21
申请号：CN201711097623.5
申请日：2017-11-09
Applicant: 上海长园维安微电子有限公司
CPC classification number: H01L2224/33 , H01L25/18 , H01L25/50
Abstract: 本发明公开了一种低电容双向带负阻TVS器件及其制备方法，包括上下叠合的一颗低电容TSS芯片和一颗TVS芯片，所述低电容TSS芯片和所述TVS芯片上下两面分别与框架焊接在一起，且中间的框架为所述低电容TSS芯片和所述TVS芯片共用。传统TVS器件抗浪涌能力和芯片版面是正比例关系，无法在得到大浪涌能力的同时得到小的器件电容。本发明通过叠片封装的方法，让器件同时兼备大浪涌能力和低电容的特性，并且器件具有封装体积小，成本低，可靠性高的优点。
-
Patent Agency Ranking
公开(公告)号：CN109509749A
公开(公告)日：2019-03-22
申请号：CN201811283080.0
申请日：2018-10-31
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 本发明公开了一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件及其制备方法，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出；P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+区域，背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置全部或部分在背面N型掺杂区域中。本发明的器件结构正面到背面利用NPN结构进行电荷泄放，对于保护下一级OVP电路具有更加优秀的性能；背面到正面利用PPN并联P+NPN结构，获得更好地正向残压的表现，对后端OVP电路起到更好地保护效果。
-
公开(公告)号：CN109037311A
公开(公告)日：2018-12-18
申请号：CN201810914424.7
申请日：2018-08-13
Applicant: 上海长园维安微电子有限公司 , 中兴通讯股份有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
CPC classification number: H01L29/8613 , H01L29/0684 , H01L29/6609
Abstract: 本发明公开了一种浅槽结构N衬底单向骤回TVS器件，包括N衬底TVS芯片和基岛，所述N衬底TVS芯片背面粘合在所述基岛上，其特征在于：所述N衬底TVS芯片背面P区与背面氧化层之间挖有浅槽，槽内填充有不含铅的绝缘材料填充物。本发明增加了背面浅槽，通过背面挖浅槽后氧化和填充工艺，将背面容易发生短路的位置保护起来，更换上芯工艺为刷胶工艺，避免了侧面溢胶问题，降低了短路风险；本发明浅槽工艺更利于背面填平，能够降低刷胶难度和对设备的损耗，提高上芯效率；本发明通过开发新型胶水，避免浪涌冲击时爆管和毛刺问题，提高了产品稳定性；本发明浅槽填充可选填充物可满足客户对RoHS和PB free要求。
-
公开(公告)号：CN108039348A
公开(公告)日：2018-05-15
申请号：CN201810045594.6
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0255
Abstract: 本发明公开了一种可实现高耐压的ESD保护器件，其特征在于：包括衬底、第一外延层、埋层注入、第二外延层、第二外延层的掺杂区，以及穿过第一外延层和第二外延层到达衬底的深槽，器件正面开孔溅射金属形成正面电极，器件背面衬底减薄后蒸发金属形成背面电极。本发明公开的器件结构简单可实行，能制作小型化便携式产品，克服了现有高压台面工艺器件尺寸偏大及普通纵向NPN/PNP结构存在穿通Punch Through难以实现高耐压的缺点，从而被广泛应用到消费电子、工业控制和汽车电子等系统中的高压ESD防护。
-
公开(公告)号：CN108022912A
公开(公告)日：2018-05-11
申请号：CN201810044594.4
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
CPC classification number: H01L23/60 , H01L29/742
Abstract: 本发明提供了一种新型低触发电压的双向SCR半导体保护器件，用于防护核心电路输入/输出端、正电源端和负电源端之间的静电放电，其包括：一种衬底；形成在该衬底上方的多个P型阱区域和N型阱区域以及形成在阱区上的重掺杂区，由这些阱区和掺杂区构成了双向三极管器件和双向SCR器件，两种器件以并联方式连接在被保护的端口之间。本发明所形成的双向SCR器件结构简单，工艺层次少，可集成在CMOS工艺、BICMOS工艺、BCD工艺中；可通过调整关键注入区的浓度获得较低的完全对称的双向触发电压；所形成的双向半导体器件从输入端到输出端存在两条泄放大电流的路径，在相同的面积下提高了器件的抗浪涌能力。
-
公开(公告)号：CN106684040A
公开(公告)日：2017-05-17
申请号：CN201710023829.7
申请日：2017-01-13
Applicant: 上海长园维安微电子有限公司
IPC: H01L21/8222 , H01L27/07
CPC classification number: H01L27/0761 , H01L21/8222
Abstract: 本发明公开了一种低容低残压瞬态电压抑制二极管器件及其制造方法，低容低残压瞬态电压抑制二极管器件包括自下往上依次设置的欧姆正电极接触区、N+衬底区、N‑外延层、P基区、P+触发区、N+发射区、欧姆负电极接触区，所述P+型的触发区位于P‑基区上部，所述N+注入区位于P+触发区内部及两侧。本发明将传统TVS电压抑制二极管器件结构改进为一个横向雪崩TVS二极管与一个纵向双极晶体管结合的新型结构，在相同的工作条件下，明显的减小了TVS器件的浪涌残压和寄生电容。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.054 seconds)
