-
公开(公告)号：CN110600469A
公开(公告)日：2019-12-20
申请号：CN201910966061.6
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
Abstract: 本发明公开了一种新型的降低正向残压的单向保护器件，其特征在于，包括N型衬底硅片，在N型衬底片正面有推结较深的P型扩散区和推结较深的N型扩散区，在推结较深的P型扩散区有推结较浅的N型杂质扩散区和P型杂质扩散区，推结较深的N型扩散区通过金属与P型杂质扩散区相连，N型杂质扩散区通过氧化层开孔蒸发金属作为整个器件阴极引出；器件背面有推结较深的N型扩散区和推结较浅的P型杂质扩散区，两个扩区通过金属相连形成器件阳极引出。本发明通过在单向负阻结构中增加PNPN器件，并且将PNPN器件的门极通过电阻短路到阳极，从而实现了一种新型的降低正向残压的单向保护器件。
-
公开(公告)号：CN105489612B
公开(公告)日：2019-07-23
申请号：CN201510886621.9
申请日：2015-12-07
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/12 , H01L29/861 , H01L21/84
Abstract: 本发明涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO2层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。
-
公开(公告)号：CN108039347A
公开(公告)日：2018-05-15
申请号：CN201810045162.5
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262
Abstract: 本发明公开了一种集成超低电容大骤回TVS的共模滤波器件，采用芯片集成的设计方法将超低电容且具有大骤回特性的TVS和共模电感有效结合。本发明的集成超低电容大骤回TVS的共模滤波器件结构可以有效的将多路TVS和共模滤波器分立方案优化为集成方案，节省50％的面积；共模电感具有较高的共模阻抗，对高速信号线差分通道的共模噪声干扰具有很强的抑制作用，同时，超低电容和大骤回特性的TVS阵列在ESD触发TVS开通时，可以输出更低的钳位电压，对后级IC起到非常好的保护作用，可广泛应用在MIPI，HDMI，MHL，USB等高频信号端口，提高系统的外延抗干扰能力和ESD静电防护水平。
-
公开(公告)号：CN108428698A
公开(公告)日：2018-08-21
申请号：CN201710423012.9
申请日：2017-06-07
Applicant: 上海长园维安微电子有限公司
CPC classification number: H01L27/0248 , H01L27/06
Abstract: 本发明公开涉及一种梯形沟槽隔离的低容瞬态电压抑制器(TVS)结构，该集成型的半导体保护器件包括由衬底材料、外延层、N型掺杂和P型掺杂构成的半导体主体，其不同掺杂浓度构成的瞬态抑制二极管TVS和开关管均为纵向结构，其中TVS面积决定器件的通流能力，开关管决定器件的电容能力。器件有效区域与侧面结的隔离使用沟槽隔离，所涉及的深槽设计为梯形，可以灵活调控TVS和开关管的面积配比，梯形的角度决定了两种不同器件面积差的大小，从而获得大通流能力和低电容的保护器件。
-
公开(公告)号：CN105489612A
公开(公告)日：2016-04-13
申请号：CN201510886621.9
申请日：2015-12-07
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/12 , H01L29/861 , H01L21/84
CPC classification number: H01L27/1207 , H01L21/84 , H01L29/8613
Abstract: 本发明涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO2层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN109390385A
公开(公告)日：2019-02-26
申请号：CN201810822137.3
申请日：2018-07-25
Applicant: 上海长园维安微电子有限公司
IPC: H01L29/06 , H01L21/329 , H01L29/861
CPC classification number: H01L29/0688 , H01L29/66098 , H01L29/861
Abstract: 本发明公开了一种带负阻特性的单向瞬态电压抑制二极管器件，包括：第一区域，是P区，由P型掺杂硅衬底构成；第二区域，是N+区，由正面N型掺杂的扩散区构成；第三区域，是P+区，由正面P型掺杂的扩散区构成；第四区域，是N+区，由背面N型掺杂的扩散区构成；其中第二区域和第三区域在第一区域的正面中，第二区域在第一区域的中间，第二区域和第三区域间距大于等于零；第四区域在第一区域的背面中，占据第一区域的整个背面。本发明通过背面深槽后氧化工艺，将背面容易发生短路的位置保护起来，降低了风险，能够改善表面状态，使得击穿发生在硅的体内，提高稳定性和可靠性，该结构的超低漏电流对器件自身的耗电和功耗优势明显。
-
公开(公告)号：CN108428699A
公开(公告)日：2018-08-21
申请号：CN201711108418.4
申请日：2017-11-09
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02 , H01L21/8222
CPC classification number: H01L27/0262 , H01L21/8222 , H01L27/0255
Abstract: 本发明公开了一种具有双向大骤回SCR特性超低电容的TVS器件及其制造方法，其包括：一个GND-IO路径上横向的PNPN结构和一个IO-GND路径上纵向的PNPN结构，二者通过深槽隔离，每个PNPN结构都有一个降容二极管并联。本发明分别利用横向和纵向的PNPN结构实现了双向大骤回特性，而且分别串联一个降容二极管D1和D2，实现了降低电容的目的。而且表面只需要引出一个I/01，另外一个I/02从GND引出，封装简单且更容易实现，比表面多IO的打线方式封装成本更低。此特殊结构的设计实现使其具有超低的电容，超低残压，所以在保护高频数据接口电路上的应用优势十分明显。
-
公开(公告)号：CN108039348A
公开(公告)日：2018-05-15
申请号：CN201810045594.6
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0255
Abstract: 本发明公开了一种可实现高耐压的ESD保护器件，其特征在于：包括衬底、第一外延层、埋层注入、第二外延层、第二外延层的掺杂区，以及穿过第一外延层和第二外延层到达衬底的深槽，器件正面开孔溅射金属形成正面电极，器件背面衬底减薄后蒸发金属形成背面电极。本发明公开的器件结构简单可实行，能制作小型化便携式产品，克服了现有高压台面工艺器件尺寸偏大及普通纵向NPN/PNP结构存在穿通Punch Through难以实现高耐压的缺点，从而被广泛应用到消费电子、工业控制和汽车电子等系统中的高压ESD防护。
-
公开(公告)号：CN108022912A
公开(公告)日：2018-05-11
申请号：CN201810044594.4
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
CPC classification number: H01L23/60 , H01L29/742
Abstract: 本发明提供了一种新型低触发电压的双向SCR半导体保护器件，用于防护核心电路输入/输出端、正电源端和负电源端之间的静电放电，其包括：一种衬底；形成在该衬底上方的多个P型阱区域和N型阱区域以及形成在阱区上的重掺杂区，由这些阱区和掺杂区构成了双向三极管器件和双向SCR器件，两种器件以并联方式连接在被保护的端口之间。本发明所形成的双向SCR器件结构简单，工艺层次少，可集成在CMOS工艺、BICMOS工艺、BCD工艺中；可通过调整关键注入区的浓度获得较低的完全对称的双向触发电压；所形成的双向半导体器件从输入端到输出端存在两条泄放大电流的路径，在相同的面积下提高了器件的抗浪涌能力。
-
公开(公告)号：CN106684040A
公开(公告)日：2017-05-17
申请号：CN201710023829.7
申请日：2017-01-13
Applicant: 上海长园维安微电子有限公司
IPC: H01L21/8222 , H01L27/07
CPC classification number: H01L27/0761 , H01L21/8222
Abstract: 本发明公开了一种低容低残压瞬态电压抑制二极管器件及其制造方法，低容低残压瞬态电压抑制二极管器件包括自下往上依次设置的欧姆正电极接触区、N+衬底区、N‑外延层、P基区、P+触发区、N+发射区、欧姆负电极接触区，所述P+型的触发区位于P‑基区上部，所述N+注入区位于P+触发区内部及两侧。本发明将传统TVS电压抑制二极管器件结构改进为一个横向雪崩TVS二极管与一个纵向双极晶体管结合的新型结构，在相同的工作条件下，明显的减小了TVS器件的浪涌残压和寄生电容。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.055 seconds)
