公开(公告)号：CN100536166C

公开(公告)日：2009-09-02

申请号：CN200610004201.4

申请日：2006-01-28

Applicant: 三洋电机株式会社

Inventor： 佐山康之 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  栉山和成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7395

Abstract: 本发明提供半导体装置及其制造方法，为降低导通状态的电流经路的电阻，而提高栅极电极下方的π部的杂质浓度。但是，用于沟道区域具有从底面到侧面变大的曲率，故杂质浓度过高，则在π部深的位置，耗尽层未充分接触，存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下，形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此，耗尽层向衬底深度方向均匀地扩展，故可确保规定的耐压。另外，由于夹着栅极电极的沟道区域的间隔在表面及底面均匀，故可提高n型杂质区域的杂质浓度，谋求低导通电阻化。

公开(公告)号：CN101154664A

公开(公告)日：2008-04-02

申请号：CN200710161278.7

申请日：2007-09-25

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 野口康成 ,  小野寺荣男 ,  石田裕康

IPC: H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L27/0255 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/7804 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏－源间反向耐压达到数百伏时，在球面端部就会电场集中，无法得到足够的漏－源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，则牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极的下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方整个面设置p+型杂质区域，也能够确保规定的漏－源间反向耐压。此外，在配置于动作区域外周的导电层形成保护二极管。

公开(公告)号：CN101154663A

公开(公告)日：2008-04-02

申请号：CN200710161277.2

申请日：2007-09-25

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 野口康成 ,  小野寺荣男 ,  石田裕康

IPC: H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L27/0255 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/4238 ,  H01L29/7808 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏－源间反向耐压达到数百伏时，在球面状的端部就会电场集中，无法得到足够的漏－源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，就要牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方的整个面设置p+型杂质区域，也能够确保规定的漏－源间反向耐压。此外，在栅焊盘电极下方的条状的多晶硅形成保护二极管。

公开(公告)号：CN1835249A

公开(公告)日：2006-09-20

申请号：CN200610004201.4

申请日：2006-01-28

Applicant: 三洋电机株式会社

Inventor： 佐山康之 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  栉山和成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7395

Abstract: 本发明提供半导体装置及其制造方法，为降低导通状态的电流经路的电阻，而提高栅极电极下方的π部的杂质浓度。但是，用于沟道区域具有从底面到侧面变大的曲率，故杂质浓度过高，则在π部深的位置，耗尽层未充分接触，存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下，形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此，耗尽层向衬底深度方向均匀地扩展，故可确保规定的耐压。另外，由于夹着栅极电极的沟道区域的间隔在表面及底面均匀，故可提高n型杂质区域的杂质浓度，谋求低导通电阻化。

公开(公告)号：CN1700430A

公开(公告)日：2005-11-23

申请号：CN200510067475.3

申请日：2005-04-25

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  久保博稔 ,  宫原正二 ,  恩田全人

IPC: H01L21/336 ,  H01L21/768 ,  H01L21/28 ,  H01L21/324

CPC classification number: H01L29/7813 ,  H01L21/3003 ,  H01L21/76886 ,  H01L21/823487 ,  H01L29/456

Abstract: 一种半导体装置的制造方法。在MOSFET中，在形成元件区域后，与势垒金属层连续而形成配线层，进行氢烧结。但是，由于势垒金属层的吸附特性，在n沟道型时，阈值电压下降。因此，沟道层的杂质浓度升高，具有不能降低导通电阻的问题。在本发明中，在形成势垒金属层后，在层间绝缘膜上的势垒金属层上设置开口部，形成配线层，然后进行氢烧结处理。由此，进一步增加到达衬底的氢量并抑制阈值电压降低。由于沟道层的杂质浓度也可降低，故导通电阻降低。

公开(公告)号：CN101071825B

公开(公告)日：2011-07-27

申请号：CN200710102817.X

申请日：2007-05-09

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  野口康成

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088

CPC classification number: H01L29/7811 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/42372 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明涉及一种绝缘栅极型半导体装置。现有的绝缘栅极型半导体装置中，在栅极焊盘电极的下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏极-源极间逆向击穿电压为数百伏时，电场集中在球面的端部，不能得到充足的漏极-源极间逆向击穿电压。在平面图案中，当p+型杂质区域的拐角部的曲率变大时，就会牺牲能配置在动作区域的晶体管单元数。本发明提供一种绝缘栅极型半导体装置，在栅极焊盘电极的下方也配置与晶体管单元连接的沟道区域及栅极。通过使晶体管单元为条纹状与源极接触，以所规定的电位固定位于栅极焊盘电极的下方的沟道区域。由此，即使不在栅极焊盘下方的整个面上设置p+型杂质区域，也能确保所规定的漏极-源极间逆向击穿电压。

公开(公告)号：CN101388336B

公开(公告)日：2010-06-16

申请号：CN200810215390.9

申请日：2008-09-11

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  佐山康之

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/26586

Abstract: 本发明提供一种半导体晶片的制造方法。现有的超结结构晶片的制造方法中，需要在半导体晶片的厚度方向上多阶段形成外延层的工序和离子注入工序，工序数量多。而且，pn接合面呈波形，存在耗尽层难以均匀扩展的问题。另一方面，如果采用通过倾斜离子注入而形成一部分柱状半导体层的方法，则难以配置大量的超结结构。根据本发明的制造方法，在半导体衬底上，至少交替进行三次以上n型外延层的形成和蚀刻以及p型外延层的形成和蚀刻，从而利用外延层形成所有半导体层。由此，能够使得各半导体层的杂质浓度曲线均匀，能垂直于晶片表面形成pn接合面。并且，由于能够将各半导体层的宽度形成得较窄，故因杂质浓度提高，从而能够实现高耐压和低电阻。

公开(公告)号：CN100576542C

公开(公告)日：2009-12-30

申请号：CN200710161277.2

申请日：2007-09-25

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 野口康成 ,  小野寺荣男 ,  石田裕康

IPC: H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L27/0255 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/4238 ,  H01L29/7808 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏-源间反向耐压达到数百伏时，在球面状的端部就会电场集中，无法得到足够的漏-源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，就要牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方的整个面设置p+型杂质区域，也能够确保规定的漏-源间反向耐压。此外，在栅焊盘电极下方的条状的多晶硅形成保护二极管。

公开(公告)号：CN100502044C

公开(公告)日：2009-06-17

申请号：CN200610121206.5

申请日：2006-08-17

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  佐山康之

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/66727

Abstract: 本发明涉及一种绝缘栅型场效应晶体管，在平面结构的MOSFET中，当降低漏极-源极间电压VDS时，耗尽层宽度变窄，在栅极电极的中央下方的栅极-漏极间电容Cgd(回授电容Crss)迅速增大。由于回授电容Crss影响开关特性，故存在高频开关特性不能提高的问题。在栅极电极的中央设置分离孔。可抑制在降低漏极-源极间电压VDS，且耗尽层宽度变窄的情况下的回授电容Crss的迅速增大。由此，高频开关特性提高。另外，从分离孔注入n型杂质，在沟道区域间形成n型杂质区域。由于可使栅极电极下方为低电阻，故可降低导通电阻。n型杂质区域可自对准形成。

公开(公告)号：CN100463219C

公开(公告)日：2009-02-18

申请号：CN200410074901.1

申请日：2004-08-30

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7811 ,  H01L29/407 ,  H01L29/7813 ,  Y10S257/908

Abstract: 一种半导体装置及其制造方法。其解决现有的功率MOSFET通过宽的环状区和屏蔽金属来防止周边的反型时的周边区域的面积变大使扩大元件区域的面积是有限的。本发明半导体装置设置MIS(MOS)结构的防止反型区域。其宽度例如只要有多晶硅宽度便可，在沟槽深度方向获取氧化膜面积。由此，即使不扩大周边区域的面积也可减少泄漏电流，由于元件区域扩大，故可降低MOSFET的接通电阻。