-
公开(公告)号：CN101546988B
公开(公告)日：2011-04-06
申请号：CN200910126233.5
申请日：2009-03-09
Inventor： 小野寺荣男
CPC classification number: H03H7/0107 , H03F3/187 , H03F2200/03 , H03F2200/114 , H03F2200/171 , H03F2200/372
Abstract: 本发明提供一种噪声滤波器以及噪声滤波器内置放大器电路，其根据第1电容、和将pn结电容和绝缘电容并联连接的第2电容构成梯形的LPF，所述第1电容由将3端子中的2端子进行二极管连接的晶体管构成。由于使在半导体层设置的pn结电容和在其表面设置的绝缘电容大致重叠来并联连接，所以即使增加电容值也能够避免占有面积的增加。此外，由于第1电容具有迅速返回特性，所以可以从ESD保护具有绝缘电容的第2电容，小型且具有高性能的RFI除去特性，可实现高EDS化。
-
公开(公告)号：CN101546985A
公开(公告)日：2009-09-30
申请号：CN200910128257.4
申请日：2009-03-24
Inventor： 小野寺荣男
IPC: H03F3/187 , H03F1/30 , H01L27/06 , H01L21/8248
CPC classification number: H03F3/1855
Abstract: 本发明提供一种放大元件及其制造方法。为了进行ECM的阻抗变换及放大，使用放大集成电路元件或J－FET。放大集成电路元件可以根据电路常数来适当选择增益(Gain：增益)，通常与使用J－FET的情况相比具有增益高的优点，但也存在电路结构复杂且成本高的问题。另一方面，在仅使用J－FET时，存在输出不能充分放大、增益低的问题。本发明提供一种分立元件，该分立元件将J－FET和双极性晶体管集成在一个芯片上，J－FET的源极区域和双极性晶体管的基极区域连接，J－FET的漏极区域和双极性晶体管的集电极区域连接。由此，可以实现高输入阻抗且低输出阻抗的ECM用放大元件。
-
公开(公告)号：CN101729028B
公开(公告)日：2013-02-27
申请号：CN200910204065.7
申请日：2009-10-12
Inventor： 小野寺荣男
CPC classification number: H03F1/32 , H03F3/187 , H03F2200/03
Abstract: 本发明提供一种放大元件，其解决下面的问题，为了进行ECM的阻抗变换以及放大，若采用以源极跟随器方式将J-FET连接于双极型晶体管的放大元件，则实现在高输入阻抗下的低输出阻抗的放大元件，但是，存在失真特性不良，另外由于器件的偏差增益出现偏差的问题。该放大元件以如下结构构成，该结构是：以J-FET、双极型晶体管、第一电阻以及第二电阻构成放大元件，J-FET的栅极与ECM的一端以及第一电阻的一端连接，J-FET的漏极与双极型晶体管的输入端子连接，双极型晶体管的高电位侧与负载电阻的一端连接，第一电阻的另一端接地，J-FET的源极以及双极型晶体管的低电位侧与第二电阻的一端连接，第二电阻的另一端接地，从双极型晶体管的高电位侧取出输出电压。
-
公开(公告)号：CN100578789C
公开(公告)日：2010-01-06
申请号：CN200710161278.7
申请日：2007-09-25
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/7804 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏-源间反向耐压达到数百伏时，在球面端部就会电场集中，无法得到足够的漏-源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，则牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极的下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方整个面设置p+型杂质区域，也能够确保规定的漏-源间反向耐压。此外，在配置于动作区域外周的导电层形成保护二极管。
-
公开(公告)号：CN101729028A
公开(公告)日：2010-06-09
申请号：CN200910204065.7
申请日：2009-10-12
Inventor： 小野寺荣男
CPC classification number: H03F1/32 , H03F3/187 , H03F2200/03
Abstract: 本发明提供一种放大元件，其解决下面的问题，为了进行ECM的阻抗变换以及放大，若采用以源极跟随器方式将J-FET连接于双极型晶体管的放大元件，则实现在高输入阻抗下的低输出阻抗的放大元件，但是，存在失真特性不良，另外由于器件的偏差增益出现偏差的问题。该放大元件以如下结构构成，该结构是：以J-FET、双极型晶体管、第一电阻以及第二电阻构成放大元件，J-FET的栅极与ECM的一端以及第一电阻的一端连接，J-FET的漏极与双极型晶体管的输入端子连接，双极型晶体管的高电位侧与负载电阻的一端连接，第一电阻的另一端接地，J-FET的源极以及双极型晶体管的低电位侧与第二电阻的一端连接，第二电阻的另一端接地，从双极型晶体管的高电位侧取出输出电压。
-
Patent Agency Ranking
公开(公告)号：CN100576542C
公开(公告)日：2009-12-30
申请号：CN200710161277.2
申请日：2007-09-25
CPC classification number: H01L29/7811 , H01L27/0255 , H01L27/0629 , H01L29/0619 , H01L29/4238 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏-源间反向耐压达到数百伏时，在球面状的端部就会电场集中，无法得到足够的漏-源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，就要牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方的整个面设置p+型杂质区域，也能够确保规定的漏-源间反向耐压。此外，在栅焊盘电极下方的条状的多晶硅形成保护二极管。
-
公开(公告)号：CN101546985B
公开(公告)日：2012-08-29
申请号：CN200910128257.4
申请日：2009-03-24
Inventor： 小野寺荣男
IPC: H03F3/187 , H03F1/30 , H01L27/06 , H01L21/8248
CPC classification number: H03F3/1855
Abstract: 本发明提供一种放大元件及其制造方法。为了进行ECM的阻抗变换及放大，使用放大集成电路元件或J-FET。放大集成电路元件可以根据电路常数来适当选择增益(Gain：增益)，通常与使用J-FET的情况相比具有增益高的优点，但也存在电路结构复杂且成本高的问题。另一方面，在仅使用J-FET时，存在输出不能充分放大、增益低的问题。本发明提供一种分立元件，该分立元件将J-FET和双极性晶体管集成在一个芯片上，J-FET的源极区域和双极性晶体管的基极区域连接，J-FET的漏极区域和双极性晶体管的集电极区域连接。由此，可以实现高输入阻抗且低输出阻抗的ECM用放大元件。
-
公开(公告)号：CN101546988A
公开(公告)日：2009-09-30
申请号：CN200910126233.5
申请日：2009-03-09
Inventor： 小野寺荣男
CPC classification number: H03H7/0107 , H03F3/187 , H03F2200/03 , H03F2200/114 , H03F2200/171 , H03F2200/372
Abstract: 本发明提供一种噪声滤波器以及噪声滤波器内置放大器电路，其根据第1电容、和将pn结电容和绝缘电容并联连接的第2电容构成梯形的LPF，所述第1电容由将3端子中的2端子进行二极管连接的晶体管构成。由于使在半导体层设置的pn结电容和在其表面设置的绝缘电容大致重叠来并联连接，所以即使增加电容值也能够避免占有面积的增加。此外，由于第1电容具有迅速返回特性，所以可以从ESD保护具有绝缘电容的第2电容，小型且具有高性能的RFI除去特性，可实现高EDS化。
-
公开(公告)号：CN101154664A
公开(公告)日：2008-04-02
申请号：CN200710161278.7
申请日：2007-09-25
CPC classification number: H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/7804 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏－源间反向耐压达到数百伏时，在球面端部就会电场集中，无法得到足够的漏－源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，则牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极的下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方整个面设置p+型杂质区域，也能够确保规定的漏－源间反向耐压。此外，在配置于动作区域外周的导电层形成保护二极管。
-
公开(公告)号：CN101154663A
公开(公告)日：2008-04-02
申请号：CN200710161277.2
申请日：2007-09-25
CPC classification number: H01L29/7811 , H01L27/0255 , H01L27/0629 , H01L29/0619 , H01L29/4238 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及绝缘栅型半导体装置。在栅焊盘电极下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏－源间反向耐压达到数百伏时，在球面状的端部就会电场集中，无法得到足够的漏－源间反向耐压。在平面图形中，当增大p+型杂质区域的角部曲率时，就要牺牲能够在动作区域配置的晶体管单元的数量。在栅焊盘电极下方也配置与晶体管单元连续的沟道区域。将位于栅焊盘电极下方的沟道区域固定为源电位。由此，即使不在栅焊盘电极下方的整个面设置p+型杂质区域，也能够确保规定的漏－源间反向耐压。此外，在栅焊盘电极下方的条状的多晶硅形成保护二极管。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
