公开(公告)号：CN110504267B

公开(公告)日：2024-12-13

申请号：CN201910417483.8

申请日：2019-05-20

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金恩娥 ,  金恩靓 ,  沈正燮

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10N70/20 ,  H10N70/00 ,  H10N50/10 ,  H10N50/01 ,  G11C11/16

Abstract: 本申请公开了一种半导体装置及其制造方法。所述方法包括形成有源结构，所述有源结构包括多个有源图案、限定有源图案的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案包括在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口，以及在第一掩模层中形成沿与第一方向和第二方向交叉的第三方向延伸的多个第二开口。

公开(公告)号：CN107154345B

公开(公告)日：2023-10-20

申请号：CN201710123674.4

申请日：2017-03-03

Applicant: 三星电子株式会社

Inventor： 林静范 ,  全钟律 ,  金恩娥 ,  李钟旼

IPC: H01L21/027

Abstract: 本公开提供光掩模布图以及形成精细图案的方法。一种形成精细图案的方法可以被提供，该方法包括：在目标层上形成多个第一牺牲图案，该目标层在基板上；在该多个第一牺牲图案的各自的侧壁上形成第一间隔物；去除该多个第一牺牲图案；形成多个第二牺牲图案，第二牺牲图案与第一间隔物交叉，每个第二牺牲图案包括线部分和突出部部分，突出部部分具有比线部分宽的宽度；在该多个第二牺牲图案的各自的侧壁上形成第二间隔物；去除第二牺牲图案；以及通过孔区域蚀刻目标层以暴露基板，孔区域由第一间隔物和第二间隔物限定。

公开(公告)号：CN120076317A

公开(公告)日：2025-05-30

申请号：CN202411206062.8

申请日：2024-08-30

Applicant: 三星电子株式会社

Inventor： 裵成训 ,  高承甫 ,  高炯旻 ,  金恩娥

IPC: H10B12/00

Abstract: 一种半导体器件，包括：衬底，包括单元阵列区域和外围电路区域；外围栅极结构，包括外围栅极电介质层、位于外围栅极电介质层上的外围栅电极、位于外围栅电极两侧的外围源极/漏极、以及位于外围栅电极上的外围栅极覆盖图案；第一外围层间绝缘层，位于外围栅极结构的侧面；外围互连件，位于第一外围层间绝缘层和外围栅极结构上；绝缘图案层，位于外围互连件上；连接结构，包括焊盘图案和第一外围接触插塞，该第一外围接触插塞穿透绝缘图案层并且将焊盘图案电连接到外围互连件；以及保护环结构，在单元阵列区域与外围电路区域之间围绕单元阵列区域。保护环结构的保护环的一部分与第一外围接触插塞的一部分处于同一高度。

公开(公告)号：CN118019329A

公开(公告)日：2024-05-10

申请号：CN202311463936.3

申请日：2023-11-06

Applicant: 三星电子株式会社

Inventor： 安濬爀 ,  金恩娥 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，所述衬底具有有源区域；字线结构，所述字线结构位于所述衬底中并且在第一水平方向上彼此平行地延伸；位线结构，所述位线结构位于所述衬底上并且位于所述字线结构上，并且在与所述第一水平方向相交的第二水平方向上彼此平行地延伸；存储节点接触，所述存储节点接触位于每一个所述位线结构的侧壁上并且电连接到所述有源区域；以及栅栏结构，所述栅栏结构具有位于所述字线结构上并且在所述第一水平方向上延伸的第一线图案部分、在所述第二水平方向上延伸的第二线图案部分、以及在所述位线结构之间从所述第一线图案部分沿垂直方向延伸的柱部分，所述垂直方向与所述衬底的上表面垂直。

公开(公告)号：CN116598288A

公开(公告)日：2023-08-15

申请号：CN202310133841.9

申请日：2023-02-10

Applicant: 三星电子株式会社

Inventor： 明美笑 ,  金根楠 ,  金恩娥 ,  金熙中 ,  李相昊

IPC: H01L23/538 ,  H10B12/00

Abstract: 一种集成电路器件，包括：衬底，具有有源区域；衬底上的位线结构，位线结构在其每个侧壁上具有绝缘间隔物；在位线结构之间的掩埋接触部，掩埋接触部连接到有源区域；每个位线结构上的绝缘封盖图案；阻挡导电层，覆盖绝缘封盖图案的侧表面以及绝缘间隔物的上表面和侧表面；以及着接焊盘，电连接到掩埋接触部，着接焊盘在绝缘封盖图案和阻挡导电层上与位线结构中的一个位线结构竖直地重叠。

公开(公告)号：CN113410225A

公开(公告)日：2021-09-17

申请号：CN202011481686.2

申请日：2020-12-15

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  朴素贤 ,  金大元 ,  金桐 ,  金恩娥 ,  朴哲权 ,  朴台镇 ,  李基硕 ,  韩成熙

IPC: H01L27/02 ,  H01L27/108 ,  H01L43/08 ,  H01L45/00

Abstract: 公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。

公开(公告)号：CN112582417A

公开(公告)日：2021-03-30

申请号：CN202010867759.5

申请日：2020-08-26

Applicant: 三星电子株式会社

Inventor： 李相昊 ,  金恩娥 ,  李基硕 ,  崔宰福 ,  金根楠 ,  安容奭 ,  全辰桓 ,  韩相然 ,  韩成熙 ,  韩昇煜 ,  黄有商

IPC: H01L27/108

Abstract: 提供了一种半导体器件，所述半导体器件包括：器件隔离层，限定第一有源区域和第二有源区域；掩埋接触件，连接到第二有源区域；以及第一位线结构和第二位线结构，设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。

公开(公告)号：CN103367317A

公开(公告)日：2013-10-23

申请号：CN201310110155.6

申请日：2013-03-29

Applicant: 三星电子株式会社

Inventor： 李垣哲 ,  金恩娥 ,  李慈荣

IPC: H01L23/528 ,  H01L21/768 ,  H01L27/04

CPC classification number: H01L27/04 ,  H01L27/0207 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10891

Abstract: 本发明提供一种半导体器件、制造该半导体器件的方法以及包括半导体器件的系统。该半导体器件可以包括：包括第一结区和第二结区的基板；被埋在基板中的字线；设置在字线上方以交叉字线的位线；第一接触，设置在基板和位线之间并且电连接到第一结区；以及第二接触，设置在位线之间并且电连接到第二结区。第二接触的下部分与第二结区的重叠区域可以大于第二接触的上部分与第二结区的重叠区域。