-
公开(公告)号：CN114446959A
公开(公告)日：2022-05-06
申请号：CN202111208245.X
申请日：2021-10-18
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体装置包括：衬底，其包括有源区域；在衬底上并排延伸的第一位线结构和第二位线结构；存储节点接触件，其在第一位线结构与第二位线结构之间电连接到有源区域；下着陆焊盘，其位于第一位线结构与第二位线结构之间并且位于存储节点接触件上；上着陆焊盘，其与第一位线结构接触并且电连接到下着陆焊盘；以及封盖绝缘层。与第一位线结构接触的上着陆焊盘的下表面包括水平分离距离从相邻的封盖绝缘层起在朝向衬底的方向上增大的部分，并且与下着陆焊盘接触的封盖绝缘层的下表面包括水平分离距离从相邻的上着陆焊盘起在朝向衬底的方向上增大的部分。
-
公开(公告)号：CN113314665A
公开(公告)日：2021-08-27
申请号：CN202110225664.8
申请日：2021-03-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器装置，包括：衬底中间隔开的第一杂质区和第二杂质区；器件隔离图案，其位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其位于位线接触件与存储节点接触件之间。器件隔离图案的侧壁的上部具有第一倾角，器件隔离图案的侧壁的下部具有与第一倾角不同的第二倾角。
-
公开(公告)号：CN107154345A
公开(公告)日：2017-09-12
申请号：CN201710123674.4
申请日：2017-03-03
Applicant: 三星电子株式会社
IPC: H01L21/027
CPC classification number: H01L29/66795 , H01L21/0274 , H01L21/30604 , H01L21/76895 , H01L28/00 , H01L29/66621 , H01L21/027
Abstract: 本公开提供光掩模布图以及形成精细图案的方法。一种形成精细图案的方法可以被提供，该方法包括：在目标层上形成多个第一牺牲图案，该目标层在基板上；在该多个第一牺牲图案的各自的侧壁上形成第一间隔物；去除该多个第一牺牲图案；形成多个第二牺牲图案，第二牺牲图案与第一间隔物交叉，每个第二牺牲图案包括线部分和突出部部分，突出部部分具有比线部分宽的宽度；在该多个第二牺牲图案的各自的侧壁上形成第二间隔物；去除第二牺牲图案；以及通过孔区域蚀刻目标层以暴露基板，孔区域由第一间隔物和第二间隔物限定。
-
公开(公告)号：CN117858500A
公开(公告)日：2024-04-09
申请号：CN202311283741.0
申请日：2023-09-28
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：有源图案，设置在基板上并分别包括中心部分；位线，在有源图案的中心部分上在第一方向上延伸；字线，在与第一方向交叉的第二方向上与有源图案交叉；栅栏图案，在字线上设置在彼此相邻的位线之间；接触沟槽区，在与第一方向和第二方向交叉的第三方向上与有源图案和字线交叉；以及位线接触和填充绝缘图案，在接触沟槽区中在第三方向上交替布置。第一方向至第三方向平行于基板的底表面。填充绝缘图案分别设置在字线和栅栏图案之间。
-
公开(公告)号：CN117641937A
公开(公告)日：2024-03-01
申请号：CN202310461439.3
申请日：2023-04-26
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件。所述半导体器件包括：有源图案；栅极结构，其位于所述有源图案上；位线结构，其电连接到所述有源图案；存储节点接触，其电连接到所述有源图案；以及着陆焊盘，其电连接到所述存储节点接触，其中，所述着陆焊盘包括：第一焊盘平坦侧壁和第二焊盘平坦侧壁，其彼此相反；第三焊盘平坦侧壁，其位于所述第一焊盘平坦侧壁与所述第二焊盘平坦侧壁之间；第四焊盘平坦侧壁，其位于所述第一焊盘平坦侧壁与所述第二焊盘平坦侧壁之间；第一焊盘弯曲侧壁，其位于所述第一焊盘平坦侧壁与所述第三焊盘平坦侧壁之间；以及第二焊盘弯曲侧壁，其位于所述第一焊盘平坦侧壁与所述第四焊盘平坦侧壁之间。
-
Patent Agency Ranking
公开(公告)号：CN110504267A
公开(公告)日：2019-11-26
申请号：CN201910417483.8
申请日：2019-05-20
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L43/08 , H01L43/12 , H01L45/00 , G11C11/16
Abstract: 本申请公开了一种半导体装置及其制造方法。所述方法包括形成有源结构，所述有源结构包括多个有源图案、限定有源图案的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案包括在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口，以及在第一掩模层中形成沿与第一方向和第二方向交叉的第三方向延伸的多个第二开口。
-
公开(公告)号：CN117479533A
公开(公告)日：2024-01-30
申请号：CN202310880522.4
申请日：2023-07-18
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种集成电路装置，其包括：衬底，其具有第一有源区和与第一有源区间隔开的第二有源区；以及多个单元图案，其具有柱形，其中，多个单元图案包括在第一水平方向上延伸并且包括多个第一单元组的多个第一单元图案，以及与多个第一单元组间隔开、在第一水平方向上延伸、并且包括多个第二单元组的多个第二单元图案，并且其中，多个第二单元图案的各自的侧表面具有沿着多个第一单元图案的与多个第二单元图案中的相应第二单元图案相邻的各自的侧表面向内凹陷的各自的凹部。
-
公开(公告)号：CN112447726A
公开(公告)日：2021-03-05
申请号：CN202010644166.2
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/528 , H01L21/8242
Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。
-
公开(公告)号：CN103367317B
公开(公告)日：2017-08-29
申请号：CN201310110155.6
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768 , H01L27/04
CPC classification number: H01L27/04 , H01L27/0207 , H01L27/10882 , H01L27/10885 , H01L27/10891
Abstract: 本发明提供一种半导体器件、制造该半导体器件的方法以及包括半导体器件的系统。该半导体器件可以包括：包括第一结区和第二结区的基板；被埋在基板中的字线；设置在字线上方以交叉字线的位线；第一接触，设置在基板和位线之间并且电连接到第一结区；以及第二接触，设置在位线之间并且电连接到第二结区。第二接触的下部分与第二结区的重叠区域可以大于第二接触的上部分与第二结区的重叠区域。
-
公开(公告)号：CN112447726B
公开(公告)日：2025-03-07
申请号：CN202010644166.2
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528
Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.018 seconds)
