-
公开(公告)号：CN108628757A
公开(公告)日：2018-10-09
申请号：CN201810151093.6
申请日：2018-02-13
Applicant: 三星电子株式会社
Abstract: 非易失性存储器设备包括存储单元阵列和坏块重映射电路。存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块。第二片包括多个第二存储块。多个第一存储块中的第一选择存储块和多个第二存储块中的第二选择存储块基于第一地址来访问。当确定第一选择存储块有缺陷时，坏块重映射电路基于第一地址产生第一重映射地址。多个第一存储块中的第一重映射存储块和第二选择存储块基于第一重映射地址来访问。
-
公开(公告)号：CN107045892A
公开(公告)日：2017-08-15
申请号：CN201611071045.3
申请日：2016-11-28
Applicant: 三星电子株式会社
CPC classification number: G11C16/3481 , G11C16/10
Abstract: 公开了非易失性存储器和包括非易失性存储器的存储装置。存储装置包括非易失性存储器和控制器。控制器向非易失性存储器提供第一数据、地址和编程开始命令，并在向非易失性存储器提供编程开始命令后向非易失性存储器提供第二数据。非易失性存储器被配置为响应于编程开始命令而启动基于第一数据的编程操作并在向非易失性存储器提供第二数据时基于第一数据和第二数据继续执行编程操作。非易失性存储器被配置为基于第一数据执行第一编程循环的编程和验证读取，第一编程循环的验证读取使用一个验证电压来执行。
-
公开(公告)号：CN110047548B
公开(公告)日：2024-07-23
申请号：CN201811590759.4
申请日：2018-12-20
Applicant: 三星电子株式会社
Abstract: 公开一种非易失性存储器装置及在其中执行擦除操作的方法。将擦除电压施加到选择的串组的沟道以仅擦除选择的串组。通过对单元串进行分组来减少擦除操作的单位容量，以减少用于存储元数据的备用块的大小和数量，从而减小非易失性存储器装置的大小。通过控制擦除一些单元串而不擦除其他单元串来延长非易失性存储器装置的寿命。在一些实施例中，用于擦除的单元串的控制包括允许一些控制线浮置。在一些实施例中，具有不同的阈值和适当施加的电压的地选择晶体管用于控制特定单元串的擦除。在一些实施例中，字线偏置被不同地施加到特定单元串的部分，以仅擦除特定单元串的部分。
-
公开(公告)号：CN118173148A
公开(公告)日：2024-06-11
申请号：CN202311679764.3
申请日：2023-12-07
Applicant: 三星电子株式会社
Abstract: 公开了存储器装置和存储器装置的擦除方法。所述存储器装置包括：存储器单元阵列，存储器单元阵列中具有包括目标存储器块的多个存储器块。提供了电压生成器，电压生成器被配置为生成擦除电压和行线电压，擦除电压和行线电压被提供给将被执行擦除操作的目标存储器块。提供了控制逻辑，控制逻辑被配置为控制存储器单元阵列和电压生成器。此外，在操作期间，擦除电压被提供给与目标存储器块相关联的位线和共源极线中的至少一条，并且在擦除电压被提供给目标存储器块的位线和共源极线中的所述至少一条之前，被提供擦除电压的晶体管的栅极线被预充电。
-
公开(公告)号：CN108628757B
公开(公告)日：2023-12-01
申请号：CN201810151093.6
申请日：2018-02-13
Applicant: 三星电子株式会社
Abstract: 非易失性存储器设备包括存储单元阵列和坏块重映射电路。存储单元阵列包括彼此配对的第一片和第二片。第一片包括多个第一存储块。第二片包括多个第二存储块。多个第一存储块中的第一选择存储块和多个第二存储块中的第二选择存储块基于第一地址来访问。当确定第一选择存储块有缺陷时，坏块重映射电路基于第一地址产生第一重映射地址。多个第一存储块中的第一重映射存储块和第二选择存储块基于第一重映射地址来访问。
-
Patent Agency Ranking
公开(公告)号：CN109841241B
公开(公告)日：2023-10-20
申请号：CN201811415432.3
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4067
Abstract: 一种非易失性存储装置，包括：第一半导体层，其包括字线、位线、彼此相邻的第一上基板和第二上基板、以及存储单元阵列，其中存储单元阵列包括在第一上基板上的第一垂直结构和在第二上基板上的第二垂直结构；以及在第一半导体层下方的第二半导体层，其中第二半导体层包括下基板，该下基板包括行解码器电路和页缓冲器电路，其中第一垂直结构包括第一通路区域，第一通孔通路提供在第一通路区域中，其中第一通孔通路穿过第一垂直结构并连接第一位线和第一页缓冲器电路，并且第二垂直结构包括第一部分块，其中第一部分块重叠第一通路区域。
-
公开(公告)号：CN107045892B
公开(公告)日：2023-08-29
申请号：CN201611071045.3
申请日：2016-11-28
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器和包括非易失性存储器的存储装置。存储装置包括非易失性存储器和控制器。控制器向非易失性存储器提供第一数据、地址和编程开始命令，并在向非易失性存储器提供编程开始命令后向非易失性存储器提供第二数据。非易失性存储器被配置为响应于编程开始命令而启动基于第一数据的编程操作并在向非易失性存储器提供第二数据时基于第一数据和第二数据继续执行编程操作。非易失性存储器被配置为基于第一数据执行第一编程循环的编程和验证读取，第一编程循环的验证读取使用一个验证电压来执行。
-
-
公开(公告)号：CN115995257A
公开(公告)日：2023-04-21
申请号：CN202210971323.X
申请日：2022-08-12
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：在竖直方向上堆叠在衬底上方的多条字线；擦除控制线，在第一方向上彼此间隔开并沿第二方向延伸；通道晶体管电路，包括与第一组擦除控制线连接的第一通道晶体管、以及与第二组擦除控制线连接的第二通道晶体管；以及存储单元阵列，包括多个块。第一组擦除控制线相对靠近字线切割区，而第二组擦除控制线相对远离字线切割区。多个块中的每一个包括与字线和擦除控制线连接的多个沟道结构，并且每个沟道结构沿竖直方向延伸。
-
公开(公告)号：CN115701223A
公开(公告)日：2023-02-07
申请号：CN202210637209.3
申请日：2022-06-07
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器设备，包括存储器单元区和在垂直方向上在存储器单元区下方的外围电路区。存储器单元区包括上基底、在垂直方向上延伸的沟道结构和在第一方向上延伸的第一上金属线。外围电路区包括在第二方向上延伸的第一下金属线和第一下金属线上的第一过孔结构以及第一下金属线上的第二过孔结构，第二过孔的顶表面与上基底接触。存储器单元区还包括穿过上基底和第一过孔结构并将第一上金属线电连接到第一下金属线的第一贯穿孔结构；并且第一上金属线通过第一贯穿孔结构、第一下金属线和第二过孔结构电连接到上基底。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.039 seconds)
