-
公开(公告)号：CN118298876A
公开(公告)日：2024-07-05
申请号：CN202311413300.8
申请日：2023-10-27
Applicant: 三星电子株式会社
IPC: G11C16/08
Abstract: 提供了非易失性存储器件及其操作方法。所述操作方法包括：接收读取命令；在字线设置时段期间将对多条未选接地选择线施加的电压从关断电压增大到接通电压；对与第一工艺特性相对应的第一选定接地选择线施加第一电压，直到所述字线设置时段内的第一时间；在所述字线设置时段内的所述第一时间之后，对所述第一选定接地选择线施加第二电压；对与第二工艺特性相对应的第二选定接地选择线施加所述第一电压，直到所述字线设置时段内早于所述第一时间的第二时间；以及在所述字线设置时段内的所述第二时间之后，对所述第二选定接地选择线施加所述第二电压。
-
公开(公告)号：CN107393590A
公开(公告)日：2017-11-24
申请号：CN201710218129.3
申请日：2017-04-05
IPC: G11C16/08
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0466 , G11C16/0483 , G11C16/24 , G11C16/3459 , G11C16/08
Abstract: 一种包括排列在多个单元串中的多个存储单元的非易失性存储设备的编程方法包括：顺序地在第一间隔期间将第一通过电压施加到连接到多个存储单元的字线的未选择的字线并在第二间隔期间将高于第一通过电压的第二通过电压施加到未选择的字线；以及在第一间隔中将编程电压施加到连接到多个存储单元的字线的选择的字线之后，将低于编程电压的放电电压施加到选择的字线，以及在第二间隔期间将编程电压施加到选择的字线。
-
公开(公告)号：CN111179992B
公开(公告)日：2025-04-22
申请号：CN201911109066.3
申请日：2019-11-13
Applicant: 三星电子株式会社
Inventor： 李耀翰
Abstract: 本公开提供了具有改进的电特性的竖直存储器装置及其操作方法。一种操作存储器装置的方法，其中该存储器装置包括：衬底；位于所述衬底上方的至少一个伪字线；位于所述伪字线上方的多个字线；以及多个竖直孔，所述多个竖直孔在垂直于所述衬底的方向上延伸穿过所述至少一个伪字线和所述多个字线，并且被分类为沟道孔和伪孔，所述沟道孔中的每一个连接到位线；所述方法包括：对形成为所述伪字线和所述伪孔的伪单元执行擦除操作；验证所述擦除操作；以及对所述多个伪单元中的至少一个伪单元执行编程操作，使得所述至少一个伪单元比形成为所述伪字线和所述沟道孔的主单元具有更高的阈值电压。
-
公开(公告)号：CN116072189A
公开(公告)日：2023-05-05
申请号：CN202210980248.3
申请日：2022-08-16
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。
-
公开(公告)号：CN116052745A
公开(公告)日：2023-05-02
申请号：CN202210917162.6
申请日：2022-08-01
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储器件，该非易失性存储器件包括：存储单元阵列，所述存储单元阵列包括均包括存储单元和连接到串选择线的串选择晶体管的单元串；页缓冲电路，页缓冲电路包括均包括被配置为存储强制信息的强制锁存器的页缓冲器；以及控制逻辑电路，被配置为在对选定字线进行编程操作期间，将以下电压中的至少两个电压控制为彼此不同：在位线强制操作之前的第一间隔内施加到所述串选择线的第一电压、在执行所述位线强制操作的第二间隔内施加到所述串选择线的第二电压、以及在执行所述位线强制操作之后的第三间隔内施加到所述串选择线的第三电压，所述位线强制操作用于向所述选定单元串传送所述强制信息。
-
Patent Agency Ranking
公开(公告)号：CN107393590B
公开(公告)日：2022-08-30
申请号：CN201710218129.3
申请日：2017-04-05
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C16/08
Abstract: 一种包括排列在多个单元串中的多个存储单元的非易失性存储设备的编程方法包括：顺序地在第一间隔期间将第一通过电压施加到连接到多个存储单元的字线的未选择的字线并在第二间隔期间将高于第一通过电压的第二通过电压施加到未选择的字线；以及在第一间隔中将编程电压施加到连接到多个存储单元的字线的选择的字线之后，将低于编程电压的放电电压施加到选择的字线，以及在第二间隔期间将编程电压施加到选择的字线。
-
公开(公告)号：CN114255808A
公开(公告)日：2022-03-29
申请号：CN202111038556.6
申请日：2021-09-06
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括存储块和外围电路，每个所述存储块包括存储单元，所述外围电路控制所述存储块并对每个所述存储块执行擦除操作。每个存储块包括：堆叠在衬底上的字线，垂直于所述衬底的上表面延伸并且穿透所述字线的沟道结构，以及设置在所述衬底上并且连接到所述沟道结构的源极区。在向目标存储块的所述源极区输入擦除电压的擦除操作期间，所述外围电路在第一时间点使第一字线的电压从第一偏压减小到第二偏压，以及在不同于所述第一时间点的第二时间点使不同于所述第一字线的第二字线的电压从第三偏压减小到第四偏压。
-
公开(公告)号：CN111179992A
公开(公告)日：2020-05-19
申请号：CN201911109066.3
申请日：2019-11-13
Applicant: 三星电子株式会社
Inventor： 李耀翰
Abstract: 本公开提供了具有改进的电特性的竖直存储器装置及其操作方法。一种操作存储器装置的方法，其中该存储器装置包括：衬底；位于所述衬底上方的至少一个伪字线；位于所述伪字线上方的多个字线；以及多个竖直孔，所述多个竖直孔在垂直于所述衬底的方向上延伸穿过所述至少一个伪字线和所述多个字线，并且被分类为沟道孔和伪孔，所述沟道孔中的每一个连接到位线；所述方法包括：对形成为所述伪字线和所述伪孔的伪单元执行擦除操作；验证所述擦除操作；以及对所述多个伪单元中的至少一个伪单元执行编程操作，使得所述至少一个伪单元比形成为所述伪字线和所述沟道孔的主单元具有更高的阈值电压。
-
公开(公告)号：CN118366525A
公开(公告)日：2024-07-19
申请号：CN202410062856.5
申请日：2024-01-16
Applicant: 三星电子株式会社
Abstract: 提供非易失性存储器装置及其恢复方法、以及半导体装置，所述非易失性存储器装置包括：存储器块，包括多个单元串、第一串选择线和第二串选择线，所述多个单元串中的每个包括多个串选择晶体管和多个存储器单元，第一串选择线连接到所述多个单元串中的第一单元串的串选择晶体管，第二串选择线连接到所述多个单元串中的第二单元串的串选择晶体管；以及控制电路，被配置为控制恢复操作以不同的驱动强度将恢复电压施加到第一串选择线和第二串选择线。
-
公开(公告)号：CN116828858A
公开(公告)日：2023-09-29
申请号：CN202211630158.8
申请日：2022-12-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：CSL驱动器，在衬底上；CSP，在CSL驱动器上；栅电极结构，在CSP上并且包括在垂直于衬底上表面的第一方向上彼此间隔开的栅电极，每一个栅电极在平行于衬底上表面第二方向上延伸；存储器沟道结构，在CSP上并且延伸穿过栅电极结构并连接到CSP；第一上布线结构，接触CSP的上表面；第一贯通过孔，沿第一方向延伸穿过CSP并电连接到第一上布线结构和CSL驱动器，但不接触CSP；以及虚设布线结构，接触CSP的上表面，但不电连接到CSL驱动器。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
