一种堆叠结构的智能功率模块及其制造方法

    公开(公告)号:CN110148566A

    公开(公告)日:2019-08-20

    申请号:CN201910477626.4

    申请日:2019-06-03

    Abstract: 本申请提供了一种堆叠结构的智能功率模块,包括引线框架、第一芯片、第二芯片、第三芯片、连接桥和包封体。第一芯片设置在引线框架上,其包括导电层、设置在导电层下方的非功能层、以及容置在非功能层下部的功能层,其中,非功能层设有导电孔,导电孔用于将导电层和功能层电性连接,并且导电孔用于将导电层与引线框架电性连接;第二芯片和第三芯片均设置在第一芯片的上方,且第二芯片和第三芯片均与第一芯片的导电层电性连接;连接桥与第二芯片和第三芯片以及导电层电性连接;包封体用于封装第一芯片、第二芯片、第三芯片和连接桥以及部分引线框架。本申请降低了智能功率模块的占板面积。

    一种碳化硅功率二极管及其制备方法

    公开(公告)号:CN113437132B

    公开(公告)日:2025-05-02

    申请号:CN202010206337.3

    申请日:2020-03-23

    Abstract: 本发明涉及半导体器件技术领域,公开了一种碳化硅功率二极管及其制备方法,该碳化硅功率二极管包括衬底、漂移层和第一欧姆金属层,漂移层形成于衬底一侧的表面,漂移层远离衬底的表面具有有源区,有源区包括间隔的多个第一P+注入区和间隔的多个第二P+注入区,各第一P+注入区的结深大于各第二P+注入区的结深,且漂移层上各第一P+注入区背离衬底的一侧均为豁口结构;第一欧姆金属层与第一P+注入区一一对应,各第一欧姆金属层位于对应的豁口结构中,并与对应的第一P+注入区欧姆接触。该碳化硅功率二极管及其制备方法能够提高碳化硅结势垒肖特基二极管的抗浪涌电流能力。

    功率半导体器件及其制作工艺

    公开(公告)号:CN112397380B

    公开(公告)日:2025-03-21

    申请号:CN201910760390.5

    申请日:2019-08-16

    Inventor: 郭依腾 史波

    Abstract: 本申请涉及功率半导体器件技术领域,具体而言,涉及一种功率半导体器件及其制作工艺。功率半导体器件的制作工艺包括以下步骤:在衬底的正面沉积一层外延层并完成功率半导体器件正面结构的制作;对所述衬底的背面进行刻蚀,刻蚀穿整个衬底,直至外延层,形成引线孔;在所述引线孔里填充金属并在所述衬底背面垫积形成背面金属层,并退火合金,将所述外延层通过金属引线到背面金属层。本工艺不需对衬底进行减薄,而是采用引线孔技术,将背面电极引出。在不影响焊接工艺和功率半导体器件电性的基础上,取缔了减薄工艺,保留了衬底作为支撑,避免了减薄过程以及后续薄片制作工艺上造成的碎片风险,节约了成本。

    碳化硅肖特基半导体器件及其制造方法

    公开(公告)号:CN114242762B

    公开(公告)日:2025-02-07

    申请号:CN202010940924.5

    申请日:2020-09-09

    Abstract: 本发明涉及一种碳化硅肖特基半导体器件及其制造方法,其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中,第一阳极结构设置在第二电子型半导体上,第二阳极结构设置在第二空穴型半导体层上,第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度,第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件及其制造方法可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题,进而降低碳化硅肖特基半导体器件正向导通的损耗,提高碳化硅肖特基半导体器件的工作效率。

    半导体器件塑封料选取方法、装置、终端设备及存储介质

    公开(公告)号:CN114388385B

    公开(公告)日:2025-01-28

    申请号:CN202011120582.9

    申请日:2020-10-19

    Abstract: 本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质,该方法包括根据所述钝化层的材料信息和所述封装形式,选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料;其中,所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发,根据器件的钝化层材料和封装形式,选择与之均匹配的塑封料进行封装,达到降低半导体器件漏电的目的,提高其可靠性及稳定性。

    一种碳化硅功率二极管的制备方法及其应用

    公开(公告)号:CN114122150B

    公开(公告)日:2024-04-05

    申请号:CN202010864533.X

    申请日:2020-08-25

    Abstract: 涉及碳化硅二极管的制备技术领域,本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤:在衬底上形成碳化硅外延层;在碳化硅外延层上形成第一掩膜层,在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口,第一窗口位于有源区,第二窗口位于终端区,第二窗口宽度大于第一窗口宽度;第一离子注入,对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区;第一掩膜层受热变形后形成第二掩膜层,第二掩膜层能够封闭多个第一窗口。与现有技术相比,本申请中第一掩膜层受热形变后形成第二掩膜层,在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭,进而减少刻蚀或掩膜的沉积等工艺步骤,工艺简单、节约制造成本。

    芯片的封装方法及芯片封装模块

    公开(公告)号:CN112786460B

    公开(公告)日:2023-04-18

    申请号:CN201911090219.4

    申请日:2019-11-08

    Abstract: 本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤:提供第一芯片,所述第一芯片的表面设有至少一个电极;在所述第一芯片的正面形成胶膜,且在所述电极对应的所述胶膜上开设有电极开口,以在所述电极开口处形成电极槽;在其中至少一个所述电极槽内装设第二芯片,并在所述第一芯片和所述第二芯片之间形成中间电极;在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大,且不同芯片依靠导线连接时芯片杂散电感大的问题,达到减小封装体积和降低杂散电感的目的。

    IPM模块与散热器的连接结构及IPM模块、散热器

    公开(公告)号:CN115706059A

    公开(公告)日:2023-02-17

    申请号:CN202110918625.6

    申请日:2021-08-11

    Abstract: 本发明提供IPM模块与散热器的连接结构及IPM模块、散热器,其中连接结构中,IPM模块的塑封体上与散热器配合的表面上设有凹槽结构,散热器上与IPM模块的塑封体配合的表面上设有与凹槽结构形成配合的卡条结构,散热器上与IPM模块的塑封体配合的表面上设有能够沿竖直方向伸缩的弹性限位装置,弹性限位装置对称布置在IPM模块的两侧。本发明涉及的连接结构,采用卡接结构和弹性限位装置来使IPM模块固定,取代原本的螺钉螺母的安装方式,减少了由于安装失误而导致模块变形断裂损坏的风险,节约了安装成本,提高了安装效率,并且增加了散热片的表面积,能够使模块的散热性能得到提高。

    一种封装方法
    190.
    发明授权

    公开(公告)号:CN112447532B

    公开(公告)日:2022-08-19

    申请号:CN201910820781.1

    申请日:2019-08-29

    Abstract: 本发明提供一种封装方法,该方法在对晶圆进行切割前,在晶圆的第一表面和第二表面形成第一保护层,由于晶圆受到第一保护层的保护,在对晶圆切割时不会出现晶圆碎裂和晶圆级芯片损伤的情况,切割得到晶圆级芯片后,再对晶圆级芯片进行侧面封装时,不需要再对晶圆级芯片进行机加工,不会损伤晶圆级芯片。

Patent Agency Ranking