一种高电子迁移率晶体管及电子装置

    公开(公告)号:CN209526089U

    公开(公告)日:2019-10-22

    申请号:CN201920556887.0

    申请日:2019-04-22

    Abstract: 本实用新型涉及电子技术领域,公开一种高电子迁移率晶体管及电子装置,其中,高电子迁移率晶体管包括:依次设置的衬底、缓冲层和GaN沟道层,GaN沟道层包括栅极区和位于栅极区周围的非栅区域;AlGaN栅下势垒层,形成于GaN沟道层的栅极区背离缓冲层的一侧;栅电极,形成于AlGaN栅下势垒层背离GaN沟道层的侧面;AlGaN势垒层,形成于GaN沟道层的非栅区域,其中,AlGaN势垒层表面形成源极和漏极;其中,AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量,和/或,AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。上述高电子迁移率晶体管,可以用于缓解其阈值电压低,易误开通的技术问题。(ESM)同样的发明创造已同日申请发明专利

    碳化硅肖特基半导体器件
    162.
    实用新型

    公开(公告)号:CN212625590U

    公开(公告)日:2021-02-26

    申请号:CN202021961880.6

    申请日:2020-09-09

    Abstract: 本实用新型涉及一种碳化硅肖特基半导体器件,其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中,第一阳极结构设置在第二电子型半导体上,第二阳极结构设置在第二空穴型半导体层上,第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度,第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题,进而降低碳化硅肖特基半导体器件正向导通的损耗,提高碳化硅肖特基半导体器件的工作效率。(ESM)同样的发明创造已同日申请发明专利

    一种平电场沟槽半导体芯片终端结构及半导体芯片

    公开(公告)号:CN212033027U

    公开(公告)日:2020-11-27

    申请号:CN202020302696.4

    申请日:2020-03-12

    Abstract: 本实用新型公开了一种平电场沟槽功率半导体芯片终端结构及半导体芯片,所述芯片终端结构包括:位于N型衬底之上的P区和P+区,位于N型衬底的上表面的凹型沟槽,位于沟槽的底部及N型衬底表面的氧化层,位于氧化层之上的多晶硅栅极,位于多晶硅栅极及未被所述多晶硅栅极覆盖的氧化层表面之上的绝缘层,位于绝缘层之上的金属场板,位于金属场板及未被金属场板覆盖的绝缘层之上的钝化层,位于N型衬底之下的金属层。本实用新型的终端结构改进注入区域结构、多晶刻蚀结构及金属刻蚀结构,设置了平电场沟槽结构,使芯片的表面电场分布更加均匀,提升了芯片的耐压性能,增强了芯片的可靠性。(ESM)同样的发明创造已同日申请发明专利

    一种碳化硅功率二极管
    164.
    实用新型

    公开(公告)号:CN211828777U

    公开(公告)日:2020-10-30

    申请号:CN202020128041.X

    申请日:2020-01-19

    Abstract: 本实用新型涉及半导体技术领域,公开一种碳化硅功率二极管,包括:碳化硅衬底;形成于碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区;有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区;N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度;场限环终端区包括多个间隔设置的P+区;形成于至少一个N型区的第一肖特基接触金属;形成于N型碳化硅外延层的阳极金属层,阳极金属层包括阳极金属和第二肖特基接触金属,第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒,用于降低碳化硅功率二极管的正向导通压降。(ESM)同样的发明创造已同日申请发明专利

    功率模块
    165.
    实用新型

    公开(公告)号:CN211629084U

    公开(公告)日:2020-10-02

    申请号:CN202020536884.3

    申请日:2020-04-13

    Abstract: 本实用新型涉及一种功率模块,该功率模块包括壳体及设在壳体内的复合基板、第一芯片、第二芯片、第一键合线和第二键合线。其中,复合基板包括绝缘板体及设在绝缘板体上的转接焊盘和芯片焊盘,芯片焊盘用于承载第二芯片,且转接焊盘设在芯片焊盘与第一芯片之间,第一键合线用于连接转接焊盘和第一芯片,第二键合线用于连接第二芯片和转接焊盘,使得第一芯片能通过第一键合线、转接焊盘和第二键合线来连接第二芯片。本实用新型的功率模块解决了如何降低键合线长度的问题,并降低了键合线在封装过程中产生短路或断路的风险,由此可以提高功率模块的良品率。

    一种基板、功率模块以及封装结构

    公开(公告)号:CN211295147U

    公开(公告)日:2020-08-18

    申请号:CN202020049106.1

    申请日:2020-01-09

    Abstract: 本申请涉及半导体的技术领域,具体涉及一种基板、功率模块以及封装结构,该基板包括:陶瓷本体、第一覆铜层和第二覆铜层,所述陶瓷本体安装于所述第一覆铜层和第二覆铜层之间,且所述陶瓷本体靠近第一覆铜层的壁面上开设有安装槽,所述安装槽内安装有石墨烯片,本实施例通过在陶瓷本体内嵌石墨烯片的方式,从而利用陶瓷材料以及石墨烯片材料的高导热性能有效提高基板的散热能力,保证模块工作时产生的热量可以及时被排出,有效降低模块的热阻,提升模块的工作效率。

    一种电路板基板及电子器件

    公开(公告)号:CN211184420U

    公开(公告)日:2020-08-04

    申请号:CN201922167001.6

    申请日:2019-12-05

    Abstract: 本申请涉及电子产品封装技术领域,公开了一种电路板基板及电子器件,其中,电路板基板包括:电路板;设置于电路板上的多个元器件以及与元器件一一对应、将元器件固定于电路板上的器件焊盘;其中,至少一部分器件焊盘的周边设有存储空间以容纳二次熔融的焊料。本申请公开的电路板基板,通过在至少一部分器件焊盘的周边设置存储空间,使得电路板基板在回流焊的过程中,二次熔融的焊料能够定向流动,避免了熔融焊料的随机性流动,从而避免了器件之间连锡短路问题的发生。

    一种注塑模具
    168.
    实用新型

    公开(公告)号:CN211165092U

    公开(公告)日:2020-08-04

    申请号:CN201922055454.X

    申请日:2019-11-22

    Abstract: 本申请涉及注塑成型技术领域,特别涉及一种注塑模具。包括:下模;所述下模包括多个侧壁,多个所述侧壁围成的空间内设有用于支撑基板的浮动板;上模,所述上模位于所述下模的上方,并与所述侧壁及所述浮动板之间形成有注塑空间;弹性组件,所述弹性组件用于为所述浮动板提供向所述上模方向的弹力。本申请中的塑模具,在弹性组件弹力的作用下,使浮动板能够与设置于该浮动板上方的基板紧密贴合时,即不影响基板的散热,不会对基板产生损坏。(ESM)同样的发明创造已同日申请发明专利

    一种绝缘栅双极型晶体管
    169.
    实用新型

    公开(公告)号:CN211150565U

    公开(公告)日:2020-07-31

    申请号:CN202020082994.7

    申请日:2020-01-15

    Abstract: 本申请提供了一种绝缘栅双极型晶体管。该绝缘栅双极型晶体管包括圆形元胞,多个圆形元胞阵列排布并且栅极相互连通。圆形元胞包括:沟槽栅,沟槽栅呈环形且沿圆形元胞的外周周向分布;N+有源区,N+有源区呈圆柱状,其位于沟槽栅的环形以内;以及P阱,P阱呈圆柱状,其位于沟槽栅的环形以内,且P阱位于N+有源区的下方。由于采用了圆形元胞结构,绝缘栅双极型晶体管的N+有源区面积大、沟槽栅密度大、电流密度高且导通压降小,使得绝缘栅双极型晶体管面积小且工作时耗损小,有利于降低芯片面积和提高绝缘栅双极型晶体管的使用寿命。

    一种功率模块及电子设备
    170.
    实用新型

    公开(公告)号:CN210956673U

    公开(公告)日:2020-07-07

    申请号:CN202020117568.2

    申请日:2020-01-17

    Abstract: 本实用新型涉及电子电路技术领域,公开了一种功率模块及电子设备,该功率模块包括由多块板体拼接而成的具有立体结构的基体,其中,基体具有多个面,且至少两个面对应的板体上设有功能芯片,相互对应、且位于不同板体上的功能芯片之间通过引线键合;该电子设备设有上述功率模块。该功率模块及电子设备中基体均为多个板体拼接而成的立体结构,且至少基体两个面对应的板体上设有功能芯片,将功率模块中的功能芯片设置在了立体结构的基体的至少两个面上,相比于功能芯片的平面封装,在相同体积下,能够封装更大面积的功能芯片,功率模块的电流密度更大。

Patent Agency Ranking