公开(公告)号：CN1462878A

公开(公告)日：2003-12-24

申请号：CN03129410.3

申请日：2003-06-20

Applicant: 复旦大学

Inventor： 孔继烈 ,  林殷茵 ,  刘宝红 ,  张松 ,  李爱珍 ,  黄宜平

IPC: G01N27/22 ,  G01N27/30 ,  G01N35/00 ,  G01N33/50 ,  G01N33/68 ,  C12Q1/68

Abstract: 本发明是微电极阵列芯片传感器。现有该类芯片传感器制备复杂、成本高、灵敏度不高。本发明提供了一种硅基表面的微电极阵列芯片传感器，该微电极阵列由叉指状微电极组成，该结构使正负电极之间距离足够小，保证了正负极之间电沉积电聚合功能分子时，膜厚度均匀可控；同时正负极发生反应时电子传输速率远高于平面电极，被测物在电极表面的传输速度也很快，因而这种叉指状设计优于平面电极，从而大大提高了检测灵敏度；该芯片运用MEMS技术，使制备工艺简单，操作方便，若将芯片表面作各种用途的修饰，本发明可用于不同用途的芯片传感器制作。

公开(公告)号：CN1447430A

公开(公告)日：2003-10-08

申请号：CN03115373.9

申请日：2003-02-13

Applicant: 复旦大学

Inventor： 林殷茵 ,  汤庭鳌 ,  谢宇涵

IPC: H01L27/00 ,  G11C11/22

Abstract: 本发明涉及一种铁电单管锁存结构以及利用该锁存结构实现的嵌入不挥发逻辑集成电路。铁电单管锁存结构由铁电单管单元、传输门、电阻、倒相器、逻辑门等数字电路基本单元相结合构成，具有锁存数字电路的逻辑状态的功能。将其嵌入大规模集成电路中，可实现整个芯片的逻辑不挥发。

公开(公告)号：CN118193334A

公开(公告)日：2024-06-14

申请号：CN202211608410.5

申请日：2022-12-14

Applicant: 复旦大学

Inventor： 李曼妮 ,  林殷茵

IPC: G06F11/34 ,  G06F11/30

Abstract: 本发明涉及处理器技术领域，尤其涉及一种存储和计算资源利用率的评估方法。本发明的评估方法用于评估处理器的计算资源和存储资源，其包括：基于计算资源获得的PE(Processing Element)利用率和存储资源的存储容量，计算存储资源的存储分摊和平均存储分摊。本发明所述的方法中将处理器划分为三个层级：底层、中层、顶层，通过三个层级对处理器进行综合评估。与传统的处理器评估方法比较，本发明的评估方法能直观的评估出处理器存储结构和计算结构的优缺点，可用于对处理器的结构提供一定的优化和改进指导，对提高网络算法和硬件平台的适配性有重要的意义。

公开(公告)号：CN115964018A

公开(公告)日：2023-04-14

申请号：CN202111169960.7

申请日：2021-10-08

Applicant: 复旦大学

Inventor： 钟鑫 ,  林殷茵

IPC: G06F7/58

Abstract: 本发明属真随机数器生成器技术领域，具体涉及一种基于计算机内存系统的真随机数生成方法。本发明所述方法包括步骤：1)根据伪随机数生成取样地址；2)重复测取选中单元的retention time；3)将可变的retention time进行合适的算法处理后输出真随机数。本发明所述的方法仅利用计算机现有内存系统即可实现真随机数的生成，操作简易且成本低廉。

公开(公告)号：CN113884865A

公开(公告)日：2022-01-04

申请号：CN202010624254.6

申请日：2020-07-01

Applicant: 复旦大学

Inventor： 王旺 ,  林殷茵

IPC: G01R31/3185 ,  G01R31/317 ,  G01R31/3183

Abstract: 本发明属于数字集成电路技术领域，涉及一种D触发器的测试电路及其测试方法。本发明的测试电路用于测试数字集成电路中D触发器的时序信息，其包括延时产生模块、振荡器电路以及路径选择器；其中，延时产生模块包括第一延时路径和第二延时路径，第一延时路径和第二延时路径可被动态地配置以使其输出的第一输出信号和第二输出信号之间具有可变的延时差；路径选择器用于将相应配置下的第一延时路径和第二延时路径分别接入振荡器电路，以至于分别地形成第一振荡环路和第二振荡环路。本发明的测试电路和测试方法可以消除了测试电路自身的互连线延时和工艺波动对测试结果影响，测试精确度高。

公开(公告)号：CN106406492B

公开(公告)日：2019-10-25

申请号：CN201510460606.8

申请日：2015-07-30

Applicant: 华为技术有限公司 ,  复旦大学

Inventor： 杨任花 ,  赵俊峰 ,  杨伟 ,  林殷茵

IPC: G06F1/3287 ,  G06F9/48

Abstract: 本发明实施例提供一种混合存储设备混合存储设备、计算机、控制设备、及降低功耗的方法。所述混合存储设备包括控制器、易失性存储单元及非易失性存储单元。所述混合存储设备在第一工作模式下时，所述易失性存储单元为开启态，所述非易失性存储单元为关闭态，在第二工作模式下，所述非易失性存储单元为开启态，所述易失性存储单元为关闭态；在所述混合存储设备运行在所述第一工作模式时，当所述控制器侦测到所述计算机的运行指标满足第一切换条件时，开启所述非易失性存储单元，拷贝所述易失性存储单元中的数据至所述非易失性存储单元中，并将所述混合存储设备切换到第二工作模式。使用本发明可以有效减少所述易失性存储单元产生的背景功耗。

公开(公告)号：CN105842604B

公开(公告)日：2019-02-26

申请号：CN201510014939.8

申请日：2015-01-13

Applicant: 复旦大学

Inventor： 林殷茵 ,  李慧

IPC: G01R31/28 ,  H01L23/544

Abstract: 本发明提供一种集成电路后端工艺(BEOL)波动检测电路以及检测方法，属于集成电路的工艺波动的检测表征技术领域。所述BEOL波动检测电路，包括：包括环形振荡器以及流控MOS管的压控振荡器；包括多个测试单元测试单元阵列；第一开关单元，其设置于测试单元测试单元的等效负载电阻R与流控MOS管的栅端之间；以及第二开关单元，其设置于测试单元测试单元的等效负载电容C与压控振荡器的输出端之间。该BEOL波动检测电路可以分别独立地检测BEOL的电阻波动和电容波动，易于区分地检测随机波动和系统波动，BEOL波动检测和表征更加有效准确。

公开(公告)号：CN105097008B

公开(公告)日：2018-03-09

申请号：CN201410175612.4

申请日：2014-04-28

Applicant: 华为技术有限公司 ,  复旦大学

Inventor： 傅雅蓉 ,  赵俊峰 ,  王元钢 ,  杨伟 ,  林殷茵 ,  杨凯

IPC: G11C11/02

CPC classification number: G11C19/08

Abstract: 本发明实施例提供了一种驱动脉冲的确定方法，包括向磁性存储轨道和读取装置发送第i个驱动脉冲，其中，i是不为0的自然数；确定读取装置在第i个驱动脉冲的驱动下是否读取到一个磁畴的数据；在确定未读取到一个磁畴的数据时，向磁性存储轨道和读取装置发送第i+1个驱动脉冲，第i+1个驱动脉冲的驱动强度比第i个驱动脉冲的驱动强度增加第一预设强度值；确定在第i+1个驱动脉冲的驱动下读取到一个磁畴的数据；确定第i+1个驱动脉冲的驱动强度为磁畴的最小驱动强度。本发明实施例实现了确定驱动所述磁畴移动的最小驱动强度。本发明实施例还提供了一种控制器及磁性存储设备。

公开(公告)号：CN104615953B

公开(公告)日：2018-01-09

申请号：CN201510070478.6

申请日：2015-02-10

Applicant: 复旦大学

Inventor： 解玉凤 ,  周劲 ,  林殷茵

IPC: G06F21/76

Abstract: 本发明属于可编程逻辑器技术领域，具体为一种配置数据流安全性高的可编程逻辑器。该可编程逻辑器包括基于SRAM配置层的可编程逻辑阵列、非挥发片上存储器、安全机制控制电路、配置控制电路，接口模块，还可以包括其它模块；非挥发片上存储器可以包括多个分区，存储不同类别的数据，例如配置数据流存储、密钥存储、认证标签存储等；所述的非挥发片上存储器还包括写保护电路，写保护电路可以针对非挥发片上存储器的不同分区提供不同的写保护控制策略；所述的非挥发片上存储器特别包含电阻式随机存储器等可以跟逻辑工艺兼容的非挥发存储器。本发明可编程逻辑器可以提供配置数据流在存储和传递过程防止窃取、防止恶意加载等安全特征。

公开(公告)号：CN104425707B

公开(公告)日：2017-11-17

申请号：CN201310382143.9

申请日：2013-08-28

Applicant: 华为技术有限公司 ,  复旦大学

Inventor： 林殷茵 ,  韦竹林 ,  赵俊峰 ,  杨伟 ,  杨凯 ,  傅雅蓉

IPC: H01L43/12 ,  H01L43/02 ,  H01L27/22

CPC classification number: H01L43/12 ,  H01L43/02

Abstract: 本发明实施例公开了一种磁性存储轨道的制备方法，包括：通过刻蚀工艺在硅体上刻蚀出H个第一凹形空间，所述H为大于1的整数；在所述H个第一凹形空间中沉积一层磁性材料，并在沉积所述磁性材料后的第一凹形空间中填满硅材料，以构造硅与磁性材料的组合体；将所述组合体第一面所裸露的磁性材料刻蚀掉或者氧化为绝缘体，以得H个U形磁性存储轨道，其中，所述第一面为所述组合体包括的所述第一凹形空间的开口所在的面。相应地，本发明实施例还提供磁性存储轨道的制备设备和磁性存储轨道。本发明实施例可以提高制造磁性存储轨道的效率。