-
公开(公告)号:CN117850880A
公开(公告)日:2024-04-09
申请号:CN202410052428.4
申请日:2024-01-12
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明公开一种面向高误码率存储器的三级流水线BCH译码方法,属于集成电路技术领域。本发明将译码器进行三级流水线切割,切割为伴随式生成电路、差错方程生成电路、钱氏搜索电路,其得到差错方程的代数结构并未改变,而整个译码器的译码频率得到了成倍数的增加。采用本发明提高了译码频率,增加了译码器适用系统的范围。
-
公开(公告)号:CN117615580A
公开(公告)日:2024-02-27
申请号:CN202311576005.4
申请日:2023-11-23
Applicant: 北京大学
IPC: H10B63/00 , H10B51/30 , H10B53/30 , H10B61/00 , H10B63/10 , G11C11/4097 , G11C11/408 , G11C11/419
Abstract: 本发明一种半导体存储单元及其阵列结构,该存储单元包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一存储器R1和第二存储器R2;第一NMOS管N1的源极接源线SL1、其栅极接字线WL1、其漏极接第二NMOS管N2一端的源极/漏极,第二NMOS管N2栅极接字线WL2、其另一端源极/漏极接第三NMOS管N3的漏极,第三NMOS管N3源极接源线SL2、其栅极接字线WL3;第一存储器R1一端接第一NMOS管N1和第二NMOS管N2的连接处、其另一端接位线BL1,第二存储器R2一端接第三NMOS管N3和第二NMOS管N2的连接处、其另一端接位线BL2;有效降低存储单元面积、提升阵列密度。
-
公开(公告)号:CN117610636A
公开(公告)日:2024-02-27
申请号:CN202311579810.2
申请日:2023-11-24
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明提供了一种存内计算存储器人工神经网络的片上训练方法,属于人工神经网络算法优化领域。本发明遵循曼哈顿规则的思路,提出引入基于概率的三值更新规则,将理想经典误差反向传播算法BP算法中的高精度权重更新转化为三值的权重更新,在每个训练批次只对一个器件施加最多一个编程脉冲,减少了操作次数,训练方法收敛快且稳定,训练后识别精度高,对原BP算法改动小,从算法角度超过曼哈顿及阈值‑曼哈顿规则的表现;本发明可以高效实现片上随机梯度下降SGD和小批量梯度下降MBGD,不需要额外存储高精度的权重更新值,减少了额外的硬件开销,优化了推理电路的设计。
-
公开(公告)号:CN115664422B
公开(公告)日:2024-02-27
申请号:CN202211361259.X
申请日:2022-11-02
Applicant: 北京大学
Abstract: 本发明提出了一种分布式逐次逼近型模数转换器及其运算方法,属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明把传统SAR‑ADC中用于产生参考电压的电容型DAC与SAR逻辑电路独立出来,让存内计算系统内的多个ADC单元共用。并且在每个DSADC单元中仅需一个SA与两个寄存器,一个存储比较器输出结果,一个存储比较器下一次开启的序号。本发明DSADC单元中的SA开启次数随读出位数线性增加,所需功耗与面积都远小于SAR‑ADC与Flash‑ADC。假如输出数据存在稀疏性时,本发明能利用输出数据的稀疏性特点进一步降低功耗与提高转换速度。本发明降低了当存内计算系统内需要使用多个模数转换器时,所使用的多个模数转换器消耗的总面积与功耗。
-
公开(公告)号:CN110783453B
公开(公告)日:2024-02-09
申请号:CN201910903216.1
申请日:2019-09-24
Applicant: 北京大学
IPC: H10B63/10
Abstract: 具有自选择的阻变存储器件,以期降低甚至消除本发明提供一种双模阻变存储器,包括衬底 阻变存储器的crossbar结构中存在的串扰问题。和位于衬底上的底电极‑阻变层‑自选择层‑顶电极结构。本发明还提供一种双模阻变存储器的制备方法,包括如下步骤:1)定义底电极图形,按照该图形在衬底上制备底电极;2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层;3)采用PVD或ALD的方法在阻变层上淀积自选择层,并施加退火处理工序;4)定义底电极引出孔图形,按照该图形在阻变层和自选择层刻蚀出底电极引出孔;(56)对比文件Xinjun Liu et al..Co-Occurrence ofThreshold Switching and Memory Switchingin Pt/NbOx/Pt Cells for Crosspoint MemoryApplications《.IEEE ELECTRON DEVICELETTERS》.2012,第33卷(第2期),第236页.
-
公开(公告)号:CN117251213A
公开(公告)日:2023-12-19
申请号:CN202311296486.3
申请日:2023-10-08
Applicant: 北京大学 , 京东方科技集团股份有限公司
Abstract: 本公开提供了一种用于实现快速傅里叶变换的处理电路、方法和电子设备,其中的处理电路包括控制子电路、M+1级翻转子电路和M级运算子电路;每一级运算子电路包括相同数量的多个计算单元,每个计算单元包括阻变存储器阵列;第一级翻转子电路的输入端用于连接输入电路,第i级运算子电路的输入端连接第i级翻转子电路的输出端,第i级运算子电路的输出端连接第i+1级翻转子电路的输入端;控制子电路被配置为:在第i级运算子电路的阻变存储器阵列中存储快速傅里叶变换矩阵的第i级参数;以及控制第i级翻转子电路将第i翻转序列输出至第i级运算子电路;上述处理电路能够降低快速傅里叶变换的处理能耗并提高处理速度。
-
公开(公告)号:CN117042468A
公开(公告)日:2023-11-10
申请号:CN202310810715.2
申请日:2023-07-04
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本发明提供了一种阻变存储器及其制备方法,包括底电极、阻变部和顶电极,在光刻图形化后通过退火和气体进行处理,阻变部的被刻蚀的侧壁通过钝化性气体进行钝化限域,形成绝缘钝化层。本发明在阻变存储器的主要结构刻蚀完成后,增加气体钝化步骤,使刻蚀后的阻变部的侧壁充分钝化,减少刻蚀后的缺陷,限定导电通道区域,增加氧空位/氧离子向外迁移的势垒,提供均匀可靠的高低阻态,使得阻变存储器件拥有良好的均匀性和可靠性。
-
公开(公告)号:CN116963508A
公开(公告)日:2023-10-27
申请号:CN202310921868.4
申请日:2023-07-26
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明提供了一种三维存储器阵列架构及其制备方法,属于微纳电子学技术领域。本发明提出的三维1T1R阵列中,每条源线SL由串联的一列晶体管组成,对应有一条字线WL连接到这一列晶体管的栅极,控制这一列晶体管的开关状态。本发明阵列工作时,被访问的器件所在一列晶体管开启,其余列的晶体管关闭;器件所在的SL和位线BL施加相应访问或操作电压,非选通的BL和SL电压保持一致,可以访问到阵列中的任意一个器件。相应的,同时选通多条BL或同时选通多条SL来实现并行访问。采用本发明可以将1T1R阵列的存储密度提升到和目前3D‑Nand Flash存储器相当的程度,远超过目前的1T1R阵列密度。
-
公开(公告)号:CN116884971A
公开(公告)日:2023-10-13
申请号:CN202310586741.1
申请日:2023-05-23
Applicant: 北京大学
IPC: H01L27/088 , H01L21/8234 , H01L29/10
Abstract: 本发明提供一种环沟道型晶体管及其制备方法,其中的环沟道型晶体管包括沿垂直方向呈圆柱形排列的晶体管单元;其中,所述晶体管单元由内向外依次包括晶体管栅极、环绕所述晶体管栅极设置的栅介质和环绕所述栅介质设置的环形沟道;所述晶体管单元的源极和漏极通过在垂直方向上层叠设置在所述环形沟道外的金属连线引出。本发明能够用于操作三维堆叠的不同行的新型存储器,使得三维堆叠新型存储器成为可能,大幅提高存储阵列的密度,降低对场效应晶体管的驱动能力的要求。
-
公开(公告)号:CN116705100A
公开(公告)日:2023-09-05
申请号:CN202310561698.3
申请日:2023-05-18
Applicant: 北京大学
IPC: G11C11/406 , G11C11/4074 , G11C11/4094 , G11C11/4097
Abstract: 本发明提供一种基于氧化物半导体存储器的存内计算电路及存储器,其中的电路包括半导体阵列、与半导体阵列连接的驱动电路、读写电路和输出电路;其中,驱动电路用于驱动半导体阵列的读字线和写字线;读写电路用于将外部输入数据转换为二值待存电压,并对读位线电压进行钳位或预充,以及输出读取结果;输出电路用于对读位线钳位,并将最终的求和电流转换为表示计算结果的数字值并输出。利用上述发明能够提高存内计算电路的计算能效与并行度。
-
-
-
-
-
-
-
-
-