-
公开(公告)号：CN103700593A
公开(公告)日：2014-04-02
申请号：CN201310696063.0
申请日：2013-12-18
Applicant: 北京大学
IPC: H01L21/336 , H01L21/762
CPC classification number: H01L21/823814 , H01L21/265 , H01L21/28185 , H01L21/28264 , H01L21/3065 , H01L21/31055 , H01L21/31111 , H01L21/762 , H01L21/76224 , H01L21/823418 , H01L21/845 , H01L29/0653 , H01L29/66522 , H01L29/66545 , H01L29/66795 , H01L29/7851 , H01L29/66484
Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。
-
公开(公告)号：CN103227284A
公开(公告)日：2013-07-31
申请号：CN201310169538.0
申请日：2013-05-09
Applicant: 北京大学
Abstract: 本发明涉及一种高一致性的高速阻变存储器及其制备方法，阻变存储器包括：底电极、阻变材料薄膜和顶电极，底电极在衬底上，阻变材料薄膜有金属掺杂，掺杂的金属同时满足低导热率和高吉布斯自由能。通过离子注入方法在阻变材料薄膜中注入相应的掺杂金属；本发明中掺杂的金属需要同时满足两个条件：1）金属氧化物对应的金属与氧反应生成氧化物的吉布斯自由能低于掺杂金属对应的吉布斯自由能；2）掺杂金属及对应氧化物的导热率低于阻变材料薄膜的导热率。本发明通过选择符合条件的阻变材料、掺杂材料，用RRAM常用工艺即可制备高一致性的高速阻变存储器，较好提高阻变存储器的性能。
-
公开(公告)号：CN102881562A
公开(公告)日：2013-01-16
申请号：CN201210383308.X
申请日：2012-10-11
Applicant: 北京大学
IPC: H01L21/02
Abstract: 本发明公开了一种锗基衬底的表面钝化方法，属于半导体器件表面钝化方法。该方法包括：1）对半导体锗衬底表面进行清洗，以去除表面沾污和自然氧化层；2）将锗基片放入等离子体腔内；3）利用多键原子对应的反应气体产生等离子体并对锗片进行等离子体浴处理；4）淀积栅介质，进行后续工艺以制备MOS电容或器件。本发明利用等离子体浴的办法，使多键原子和锗表面原子悬挂键结合，而不生成含锗的界面层。从而既钝化了表面悬挂键从而降低界面态，又利用该多键原子与锗表面相邻的锗原子的多键连接，降低锗表面原子脱离锗衬底表面而扩散的几率，达到加固锗表面原子和有效抑制表面锗原子的外扩散效果；同时不会引入界面层而不利于EOT的减薄。
-
公开(公告)号：CN102655112A
公开(公告)日：2012-09-05
申请号：CN201210115455.9
申请日：2012-04-18
Applicant: 北京大学
IPC: H01L21/762
CPC classification number: H01L21/76232 , H01L21/02052 , H01L21/02236 , H01L21/02255 , H01L21/28255 , H01L21/32 , H01L21/7621 , H01L21/763
Abstract: 本发明公开了一种实现锗基MOS器件有源区之间隔离的方法，在锗基衬底表面上覆盖一薄层多晶硅或多晶锗硅，然后在有源区被保护的情况下，通过两步氧化形成表面覆盖二氧化硅层或氧化锗硅层的二氧化锗隔离结构，这种以多晶硅多晶锗硅作为牺牲层的两步氧化工艺有利于提高所制备的二氧化锗隔离的质量，减小局部场氧氧化产生的鸟嘴效应，从而显著提高锗器件的性能。
-
公开(公告)号：CN119997593A
公开(公告)日：2025-05-13
申请号：CN202510063895.1
申请日：2025-01-15
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成有源结构，有源结构包括第一部分和第二部分；基于第一部分，形成沿第一方向堆叠的第一晶体管和第二晶体管，第一晶体管和第二晶体管的极性相反；倒片并去除半导体衬底；基于第二部分，形成沿第一方向堆叠的第三晶体管和第四晶体管，第三晶体管和第四晶体管的极性相反；第一晶体管、第二晶体管、第三晶体管和第四晶体管中的任意相邻两个晶体管之间存在隔离结构；刻蚀位于第一晶体管、第二晶体管、第三晶体管和第四晶体管中的任意两个晶体管之间的隔离结构，以形成通孔；在通孔中沉积金属材料，以形成互连通孔结构。
-
Patent Agency Ranking
公开(公告)号：CN118039568B
公开(公告)日：2025-04-25
申请号：CN202410034012.X
申请日：2024-01-09
Applicant: 北京大学
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，上述方法包括：提供一衬底，并刻蚀衬底形成有源结构；有源结构包括第一端和第二端，有源结构的第一端相比于有源结构的第二端远离衬底；在衬底的第一区域上形成第一材料层；在第一材料层上，形成横跨有源结构的第一伪栅结构；对半导体结构进行倒片，并去除衬底，以暴露有源结构的第二端和第一材料层；使用第一材料层作为刻蚀掩膜，对半导体结构进行刻蚀，直至达到预设高度；在半导体结构上沉积半导体材料，形成第二伪栅结构；刻蚀第二伪栅结构，直至暴露源漏区域的有源结构，以形成第三伪栅结构；去除第一伪栅结构和第三伪栅结构，分别形成第一栅极结构和第二栅极结构。
-
公开(公告)号：CN119866055A
公开(公告)日：2025-04-22
申请号：CN202411996099.5
申请日：2024-12-31
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上一次刻蚀形成鳍状结构，其中，鳍状结构包括沿第一方向堆叠的第一部分和第二部分，第一部分相比于第二部分远离半导体衬底；基于第一部分，形成第一晶体管，其中，第一晶体管包括：第一栅极结构，第一栅极结构是通过第一栅极制备工艺形成的；倒片并去除半导体衬底；基于第二部分，形成与第一晶体管沿第一方向堆叠的第二晶体管，其中，第二晶体管包括：第二栅极结构，第二栅极结构是通过第二栅极制备工艺形成的；第二栅极制备工艺和第一栅极制备工艺至少制备步骤不同；第一栅极结构的耐热度大于第二栅极结构的耐热度。
-
公开(公告)号：CN119866009A
公开(公告)日：2025-04-22
申请号：CN202411995821.3
申请日：2024-12-31
Applicant: 北京大学
IPC: H10B10/00 , H10D84/03 , H10D84/85 , H01L23/528 , H10D89/10
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及器件，该方法包括：在衬底上形成有源结构；基于正面有源结构，依次形成堆叠的第一正面晶体管、第二正面晶体管和正面后道晶体管；第一正面晶体管中的第一正面源漏金属、第二正面晶体管中的第二正面源漏金属和正面后道晶体管中的第三正面源漏金属连接；在正面后道晶体管上进行后道工艺，以形成正面金属互连层；倒片并减薄衬底；基于背面有源结构，依次形成堆叠的第一背面晶体管、第二背面晶体管和背面后道晶体管；第一背面晶体管中的第一背面源漏金属、第二背面晶体管中的第二背面源漏金属和背面后道晶体管中的第三背面源漏金属连接；在背面后道晶体管上进行后道工艺，以形成背面金属互连层。
-
公开(公告)号：CN119815902A
公开(公告)日：2025-04-11
申请号：CN202411881254.9
申请日：2024-12-19
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成鳍状结构，鳍状结构包括沿第一方向堆叠的第一部分和第二部分，基于第一部分，形成至少一个第一晶体管，第一晶体管包括：沿第二方向依次排布的第一漏极结构、第一栅极结构和第一源极结构；倒片并去除半导体衬底；基于第二部分，形成至少一个第二晶体管，第二晶体管包括：沿第二方向依次排布的第二漏极结构、第二栅极结构和第二源极结构；第二栅极结构与第一漏极结构沿第一方向堆叠，第二漏极结构与第一栅极结构沿第一方向堆叠；形成连通第二漏极结构和第一栅极结构的第一金属互连通孔，以及形成连通第二栅极结构与第一漏极结构的第二金属互连通孔。
-
公开(公告)号：CN118538675B
公开(公告)日：2025-04-04
申请号：CN202410609235.4
申请日：2024-05-16
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成第一牺牲层和位于第一牺牲层之上的有源结构；有源结构包括：第一有源结构和第二有源结构；在半导体衬底上沉积氧化物材料，以形成浅沟槽隔离结构；浅沟槽隔离结构包裹第二有源结构和第一牺牲层，第一有源结构暴露于浅沟槽隔离结构之外；基于第一有源结构，形成第一晶体管；倒片并去除半导体衬底，以暴露浅沟槽隔离结构和第一牺牲层；去除第一牺牲层，并在被去除的第一牺牲层的位置处形成硬掩模结构；以硬掩模结构为硬掩模，减薄浅沟槽隔离结构，以使第二有源结构暴露于浅沟槽隔离结构之外；去除硬掩模结构之后，基于第二有源结构，形成第二晶体管。
-
-
-
-
-
-
-
-
-
Search Results
224
records
(took 0.032 seconds)
